关于运放UGB的估算与仿真误差

邵师傅 · 发表于 2022-12-19 18:08:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在做一个用于电容翻转式采保电路的高增益运放，采用的是28nmCMOS工艺，在设计参数时遇到了一些困惑，主要是带宽方面的。我的思路如下，根据精度要求计算出了运放所需要的带宽，在后级负载电容以及反馈电容已经确定的情况下，可以计算出开关电容电路的反馈系数β，运放采用套筒式cascode配合gain boost的架构。运放的开环UGB(假设单级点)表示为gm/2πCL,tot，闭环后环路的3dB带宽只需要乘上β即可。
运放设计好后，通过dc仿真检查了工作参数以及一些关键结点的寄生电容，仿真得到输入管的gm为0.04752S，输出结点的寄生电容看的是两个cascode管的cdd，输入管的栅极寄生电容看的是输入管的cgg，计算下来环路带宽应该为5.32GHz左右，但是stb仿真的结果却是只有3.69GHz，这我就有点不能理解了，所有的寄生效应全部考虑进去了，理论上不应该有这么大的出入吧，而且以前的.18的工艺貌似没有这么大的出入，有点蒙圈。求坛子里的大佬解解惑。

Shuralee · 发表于 2022-12-20 10:45:50

我其实不太看得懂你的这个分析思路，这个估算带宽的方法并不具有保守性吧

邵师傅 · 发表于 2022-12-20 13:26:42

Shuralee 发表于 2022-12-20 10:45
我其实不太看得懂你的这个分析思路，这个估算带宽的方法并不具有保守性吧 ...

这种估算确实是主次极点相距较远的前提下，我后来想想可能正是次极点的影响，因为是单级运放，次极点距离UGB并没有太远。

Shuralee · 发表于 2022-12-20 13:37:17

那我可能建议你用时间常数的方法做保守性预估，然后改进影响最大的时间常数来达到你的设计要求

[求助] 关于运放UGB的估算与仿真误差

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2