uvm_mem的顶层集成问题

junxun2b · 发表于 2022-12-16 21:12:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大佬们有没有解决过这种问题：在子模块里有用到uvm_mem，用default_map.add_mem的方式吧它加到map里，然后在顶层环境里希望继承一下，给它加个总线的offset之类的，希望达到的效果就是：在顶层调到这个mem，给它一个跟子模块一样的地址，然后它会转换为子模块的地址加上总线的offset，给到总线的apb_addr上，目前尝试在顶层用add_mem会报错，说不能有重复add_mem。
与之类似的，在子模块里的寄存器模型，用add_submap加到default_map里，然后在顶层用set_submap_offset就可以达到上面的效果，所以我想对于mem是不是有类似的方法可以操作。

liheng369 · 发表于 2022-12-21 16:00:55

直接top的reg_model例化block的reg_model不可以吗？
mem就在block的reg_model，也就不用再add一遍

[求助] uvm_mem的顶层集成问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2