在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1890|回复: 4

[原创] 集成电路常用英文缩写对应关系集合

[复制链接]
发表于 2022-12-6 19:59:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这个文档总结了一些常用集成电路英文缩写的含义,方便新手了解学习。

集成电路英文缩写对应关系集合.docx

12.57 KB, 下载次数: 46 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2022-12-7 07:32:04 | 显示全部楼层
谢谢分享
发表于 2022-12-7 08:24:27 | 显示全部楼层
anode 阳极
cathode 阴极
PDK :Process Design Kit
CDF:Component Description Format
PCB: Printed-Circuit Boards
PTAT:Proportional To Absolute Temperature
________________________________________
我们在Virtuoso使用中,layout时,好不容易画好layout了?那怎么判断我们有没有画错呢?比如,
没有符合制造工艺的要求,制程的要求,最小180nm我们画版图画成了179.9nm
不该加VIA的地方,会不会在使用过程中移动或复制了VIA,造成一些电路连接的错误?
于是我们我们需要进行一系列的验证,下面是一些术语的意思:
DRC (Design Rule Check): 针对布局图layout中的几何图相互关系(如线宽、线间距……等)做验证。
LVS (Layout Versus Schematic): 检查layout布局图与schematic电路图是否一致。
PEX (Parasitic Extraction using XCalibre): 从布局图layout的资料库中萃取出元件的真正参数值(如真正的W/L值、离散电容、电阻……等)。
*
Stream out: 将Layout图转成描述其几何形状的GDSII格式。
CDL (Circuit Description Language) out: 将Schematic图转成对应的netlist电路描述网络图。
RVE (Results Viewing Environment): 验证后结果查看环境。
Virtuoso ADE source function
dc : direct current
sin : sinusoidal waveform
pulse : pulse waveform
exp : exponential waveform
pwl : piecewise linear waveform
pwlf : piecewise linear waveform file
sffm : single frequency FM source waveform

发表于 2023-2-17 16:21:43 | 显示全部楼层
学习
发表于 2023-2-18 13:19:24 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:05 , Processed in 0.020939 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表