如何降低翻转阈值很高的反相器的功耗？

lupinix

我现在需要用一个反相器去采样一个正弦信号（振幅0.6V，DC电平0.6V，频率100M），来输出一个占空比为82.5%的低抖动方波。根据反相器翻转阈值的公式V_th=(VDD-|V_TP |+V_TN √(K_n⁄K_p ))/(1+√(K_n⁄K_p ))，需要PMOS的宽长比远大于NMOS，但是为了下降时间不至于太大从而增加输出方波的抖动，NMOS的宽长比也不能太小，因此反相器整体的功耗变得很高，有没有什么办法能使提高反相器的翻转阈值但功耗又不至于特别高（相对于翻转阈值在VDD/2的反相器）？

PS 为了缩小宽长比的差距，PMOS管采用了LVT的管子，NMOS采用了HVT的管子。