在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 2120|回复: 3

[求助] ADPLL性能这么差,是不是有天花板?

[复制链接]
发表于 2022-11-29 09:30:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
这么多年了,也没赶上模拟锁相环。
发表于 2023-1-19 18:19:33 | 显示全部楼层
ADPLL 与 模拟锁相相比,性能瓶颈主要在于量化噪声的影响,现在最好的ADPLL jitter 也可以做到50fs,已经可以和CPPLL,SSPLL等模拟锁相环比拟了,更重要的是ADPLL的面积小,工艺兼容性好,在先进工艺下,ADPLL是更优的选择
回复 支持 反对

使用道具 举报

 楼主| 发表于 2023-1-19 18:53:26 | 显示全部楼层
ADPLL jitter 也可以做到50fs,已经可以和CPPLL,SSPLL等模拟锁相环比拟了。。。真的吗?感觉做不到SSPLL那么好的相位噪声吧

量化噪声是不是来自于ADPLL里面的ADC的quantizer ?
回复 支持 反对

使用道具 举报

发表于 2023-1-19 18:57:54 | 显示全部楼层


   
MSRFIC 发表于 2023-1-19 18:19
ADPLL 与 模拟锁相相比,性能瓶颈主要在于量化噪声的影响,现在最好的ADPLL jitter 也可以做到50fs,已经可 ...


可以说一下哪些公司的ADPLL有这样的性能吗?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 18:10 , Processed in 0.013992 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表