在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 1883|回复: 4

[求助] 在折叠式共源共栅电流镜中偏置电路的困惑

[复制链接]
发表于 2022-11-25 15:25:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 w1212 于 2022-11-25 15:30 编辑

图中画框的两部分可以用一个mos管替换吗?


K[WPK}S1YA1]`6HXS05G8YC.png
发表于 2022-11-25 15:37:50 | 显示全部楼层
这个接法是通过一个diode接法的管子和下面的Vgs去偏置cascode管子,只用一个也是可以的。宽长比设置小一点 patch.gif
回复 支持 反对

使用道具 举报

发表于 2022-11-29 06:42:32 | 显示全部楼层
用一个管子,就需要更大的channel length,看你用的工艺PDK是否支持。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-12-2 09:57:11 | 显示全部楼层


   
ljcfcb 发表于 2022-11-29 06:42
用一个管子,就需要更大的channel length,看你用的工艺PDK是否支持。


请问为什么需要更大的channel length呢,是因为要更好地适应放大电路中衬偏效应的影响吗?
回复 支持 反对

使用道具 举报

发表于 2022-12-2 13:33:55 | 显示全部楼层


   
w1212 发表于 2022-12-2 09:57
请问为什么需要更大的channel length呢,是因为要更好地适应放大电路中衬偏效应的影响吗?
...


晶体管应该是线性电阻区
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 04:26 , Processed in 0.015633 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表