关于后端网表给出后如何做DFT的后仿问题

waibiwaibi

现在手上的设计是后端做完并给了网表了，然后用PrimeTime做了时序分析并做了后仿真，功能也没有问题。但是将前仿时TMAX给出的扫描链测试tb加进去后，在不做任何SDF反标的情况下就显示测试图形错误。如果用TMAX重新出一版扫描链tb的话，反标SDF后也会显示测试图形错误。
我想请教一下各位大佬，用PrimeTime吐出扫描链的SDF时，除了需要读入网表、sdc文件、spef文件和对应的库，还需要其他文件吗？在对扫描链做后仿时，前仿真的测试图形还可以使用吗？因为我实在对DFT的后仿过程不了解，如果有大佬能详细介绍一下DFT后仿就更好了，谢谢大家了

hmuing

   

waibiwaibi 发表于 2022-11-25 10:41
哇，又是你啊，大佬。那意思是要重新生成测试pattern吗？但是我在新生成的tb上反标sdf后，就会出现测试结 ...

对啊，用布局后的网表替换综合后的，重新生成tb，sdf用后端软件生成的，和网表一起的，这个sdf包括了真实延迟，pt生成的没用过，不太清楚

thjan65

pre-sim /post-sim 使用相同 pattern.
pre-sim時, 有人會調用 unit delay, 來 fix hold time violation.
post-sim時, 使用實際的timing sdf, setup/hold time 都需要 clean.

waibiwaibi

   

thjan65 发表于 2022-11-24 20:06
pre-sim /post-sim 使用相同 pattern.
pre-sim時, 有人會調用 unit delay, 來 fix hold time violation.
po ...

感谢大佬的回答，那么后仿真时使用相同的pattern出现mismatch的原因可能有哪些呢？在做后端时网表的变化有可能导致这个问题的出现吗？

hmuing

后端产生的网表已经调整了，插入了很多单元和扫描链reorder了，所有已然不能再用综合后的网表产生的tb仿真咯

waibiwaibi

   

hmuing 发表于 2022-11-25 10:22
后端产生的网表已经调整了，插入了很多单元和扫描链reorder了，所有已然不能再用综合后的网表产生的tb仿真 ...

哇，又是你啊，大佬。那意思是要重新生成测试pattern吗？但是我在新生成的tb上反标sdf后，就会出现测试结果错误了，但是我可以确定这个sdf已经没有时序违例了，那么这个问题的原因是什么呢？是sdf生成的不正确吗？

waibiwaibi

   

hmuing 发表于 2022-11-25 11:24
对啊，用布局后的网表替换综合后的，重新生成tb，sdf用后端软件生成的，和网表一起的，这个sdf包括了真实 ...

谢谢大佬的回答啊，我现在问题解决了，就按大佬说的做的。反标sdf不成功是因为makefile的参数有问题，我之前把notimingcheck和nospecify删除掉后，没有去掉delay_mode_zero这个选项，结果一直反标出错。把这项去掉后重新读入tb和sdf就反标成功了，显示sdf annoation Done并且测试图形没有错误，非常感谢大佬的帮助啊

xingyun666666

   

hmuing 发表于 2022-11-25 10:22
后端产生的网表已经调整了，插入了很多单元和扫描链reorder了，所有已然不能再用综合后的网表产生的tb仿真 ...

pre-sim /post-sim 使用相同 pattern. pre-sim時, 有人會調用 unit delay, 來 fix hold time violation. post-sim時, 使用實際的timing sdf, setup/hold time 都需要 clean. 请教下，这里的第一句话“pre-sim /post-sim 使用相同 pattern.”是不对的？必须重新生成pattern？因为netlist已经变了

hmuing

   

xingyun666666 发表于 2022-11-25 12:24

我的理解是这样的，虽然布局后网表和综合后网表功能一样，但是门级电路变了，而实际的芯片是和布局后网表一样的，比如同样的功能，综合前用与门实现的，布局后增加了或非门实现，那么这个或非门发生错误，之前的pat是否能查出来错误，不太清楚，所以应该是重新生成pat，会保险点吧，如果有其他意见请告知，一起学习学习。