current bias的输出受工作电压影响过大

爱的战士 · 发表于 2022-11-21 11:45:19

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由爱的战士于 2022-11-21 11:46 编辑

我使用的是下面的结构，设计mos管工作在亚阈值区，分析的表达式里没有VDD。但是更改VDD的值，静态工作点受到了严重影响，请问这是为什么？我已经调大了L尽可能避免沟道调制效应了。

gtfei · 发表于 2022-11-21 13:23:16

你想要bias_p的电压不随VDD变化影响不可能的，这个current bias随PVT的变化很大，你想要小范围变化的电压和电流，建议用bandgap

爱的战士 · 发表于 2022-11-21 13:48:06

gtfei 发表于 2022-11-21 13:23
你想要bias_p的电压不随VDD变化影响不可能的，这个current bias随PVT的变化很大，你想要小范围变化的电压和 ...

好，谢谢指导❀

[求助] current bias的输出受工作电压影响过大