在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1411|回复: 2

[求助] virtuoso中verilog生成schematic,只有几个端口

[复制链接]
发表于 2022-11-17 17:59:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我直接用import导入verilog文件就能直接生成正确的schematic,但是我用这个生成出来就只有几个端口,这是咋回事? 企业微信截图_16686778809815.png 企业微信截图_16686778042566.png


发表于 2022-11-18 13:18:36 | 显示全部楼层
这是库没对应上把,你看一下log文件的之类的,应该会有很多warning
 楼主| 发表于 2022-11-18 16:25:15 | 显示全部楼层


JChenne 发表于 2022-11-18 13:18
这是库没对应上把,你看一下log文件的之类的,应该会有很多warning



                               
登录/注册后可看大图
但是他都显示这个了,应该是找到库里面的cell了。有一个warning:Multiple logical library mappings have been detected in the cds.lib.Directory used multiple times '/ic/projects/training/HP_Analog_Lib'.跟这个有关系吗?

您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:47 , Processed in 0.018732 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表