在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1885|回复: 5

[讨论] 14nm FinFET 工艺下能否拿掉gate dummy,进行源漏合并

[复制链接]
发表于 2022-11-15 18:03:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求大神经验分享:
14nm工艺下版图的寄生效应太大,定位到是gate dummy两边产生的寄生器件及对应的寄生效应影响导致,请问gate dummy是否有特殊的接法?或者能否拿掉中间可以源漏合并器件的gate dummy,最后在两边进行dummy补充,这样会有什么负面影响吗?
发表于 2022-11-16 11:28:37 | 显示全部楼层
可以
发表于 2022-11-16 11:39:49 | 显示全部楼层
中间的是可以关掉的
发表于 2022-11-16 13:47:58 | 显示全部楼层
合并之后两边有就行
发表于 2022-11-16 17:13:29 | 显示全部楼层
可以,但最两边的保留
发表于 2023-6-11 16:30:24 | 显示全部楼层
学习材料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 15:05 , Processed in 0.022464 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表