在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 748|回复: 3

[求助] 65nm下mos管的最大栅宽问题

[复制链接]
发表于 2022-11-14 15:17:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的目标栅宽是240um,但是貌似这个器件做不到,我再怎么加也还是最多这么多耶 image.png ,我改了multipler居然没有任何影响,也还是最多192um,不知道为什么
 楼主| 发表于 2022-11-14 19:28:16 | 显示全部楼层
没有人会吗呜呜
发表于 2022-11-15 18:18:59 | 显示全部楼层
你改multiple=10,finger witdth=6u,number of finger=4就是W=240u了
 楼主| 发表于 2022-11-15 19:29:31 | 显示全部楼层


wdasdvbbc 发表于 2022-11-15 18:18
你改multiple=10,finger witdth=6u,number of finger=4就是W=240u了


成功了!非常感谢您!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 12:59 , Processed in 0.024064 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表