LPCT （low pin count test）流程

Joey.Yu · 发表于 2022-11-9 16:31:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有没有大佬做过LPCT的edt流程，design中没有edt_update，想通过外部clock和scan_en生成LPCT controller结构，准备按照mbist→synthesis→scan insertion→edt→synthesis→atpg的流程来做，但是在scan insertion后生成LPCT controller过程中一直跑不下去，不知道是不是这个流程存在问题还是我的setup.testproc写的不对，求大佬一起讨论下，谢谢~~~

greatao · 发表于 2022-11-11 09:33:13

哪里有问题？Error信息贴上来啊。

Joey.Yu · 发表于 2022-11-11 10:08:21

greatao 发表于 2022-11-11 09:33
哪里有问题？Error信息贴上来啊。

按照文档里generate LPCT controller的script设置的，到了set_system_mode analysis后会出现这个error，time 20对应的是setup.testproc中pluse test_clk的时间点

greatao · 发表于 2022-11-11 17:00:44

打开Tessent Visualizaer，分析下D1 violation，看下为什么load_unload过程被block

Analyze_drc_violation D1-1
Set_gate_report drc state

Joey.Yu · 发表于 2022-11-23 19:43:58

问题已经解决了，我在testproc中的load_unload procedure中pluse了test_clk导致出现disturb，删掉pulse test_clk往下跑就OK了

dmf336 · 发表于 2023-2-6 13:52:26

thx for sharing

semizj · 发表于 2023-2-18 15:47:52

load unload时， scan_en 应该是1吧，此时pulse test clk 感觉是正常的！

Joey.Yu · 发表于 2023-3-7 09:59:12

semizj 发表于 2023-2-18 15:47
load unload时， scan_en 应该是1吧，此时pulse test clk 感觉是正常的！

是的，load_unload的时候scan_en是1，这个流程早就已经跑通了，先前出问题主要是我在做LPCT的时候没有设置EDT相关的逻辑，谢谢大佬~~~

dmf336 · 发表于 2023-4-6 17:47:15

liph123 · 发表于 2024-6-19 15:59:17

请教一下，你做的LPCT是那种类型的呢，看起来是type1的是吗，是插在模块级的吗，还是在顶层，手册说是要在顶层

[求助] LPCT （low pin count test）流程

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2