关于一个缓冲电路的疑问

xuwenwei

totowo 发表于 2022-11-9 13:44
这个n管的cascode的接法，就很像那种不带运放的Bandgap里面的用法，上面两个p管+两个cascode n管，由于di ...

请教一下，加这2个n管，输出点接成diode，不是会降低输出阻抗，而又在输出上加电容，是想将该点变成主极点，这不是有点矛盾，不加这2个n管会更好吧，难道该电路的功能上就是想所有节点都没有高输出阻抗吗？

ericking0

totowo 发表于 2022-11-9 13:44
这个n管的cascode的接法，就很像那种不带运放的Bandgap里面的用法，上面两个p管+两个cascode n管，由于di ...

我也觉得像是那种为了增加环路增益，在brokaw结构的npn上面堆NMOS的搞法；
但是感觉那种搞法感觉有点不好调，感觉很难保证NMOS和NPN的工作状态，而且环路稳定性也会有负面影响；
请问你怎么解决这个的呢？

BTW：我之前倒是不担心什么正反馈环路，cascode管的反馈路径和下面管的反馈路径比，大部分时候还是可以忽略的；
只是莫名的对带外的东西有不小的影响；

xuwenwei

totowo 发表于 2022-11-9 13:44
这个n管的cascode的接法，就很像那种不带运放的Bandgap里面的用法，上面两个p管+两个cascode n管，由于di ...

谢谢回复，那加这个nmos管的作用我看您之前说的是类似bg中所用，bg中应该是为了保证X、Y电位相同，那么这里也是相同的作用吗即对管的Drain端尽量保持一致？您帖子中所说的正反馈在这里有什么作用吗？
刚看到您的回复，会不会还有一种可能，如果没有nmos来隔离新加的输入NMOS，即直接连接到差分对管的Drain端，会出现将对管的vds拉很低的情况，也不知道有什么不好？

totowo

xuwenwei 发表于 2022-11-9 15:43
谢谢回复，那加这个nmos管的作用我看您之前说的是类似bg中所用，bg中应该是为了保证X、Y电位相同，那么这 ...

应该不会拉太低吧啊，因为上面有个diode-connected pmos。我想过一个可能就是vin如果比较高，vout也比较高，如果高过diode-connected pmos的gate，会不会导致那个多加出来的nmos倒灌。。。

xuwenwei

totowo 发表于 2022-11-9 16:03
应该不会拉太低吧啊，因为上面有个diode-connected pmos。我想过一个可能就是vin如果比较高，vout也比较 ...

嗯，是一种思路，谢谢回复