在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1826|回复: 2

[求助] 时钟路径上可以使用哪些cell

[复制链接]
发表于 2022-11-3 11:12:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一般情况下,在clock path上使用CLK*,这类专用的cell。如果在时钟路径上有AO*、 AOI*、 OA*、 OAI*这些复杂的逻辑cell,需要处理吗?
这类复杂逻辑cell多出现于时钟选择逻辑。
请问:
1.如果不能在时钟路径上使用AO*、 AOI*、 OA*、 OAI*,在综合时如何设置?
    1)手动例化时钟选择电路
    2)设置set_dont_use
    3)还有没有其他选择,比如DC的某个命令?
2.如果可以使用,那么约束clock_gating_check?
 楼主| 发表于 2023-5-24 11:36:51 | 显示全部楼层
自己顶一下。
使用命令:
set_target_library_sub -top -clock_path -use "clk*" -dont_use "*AO*"
只能处理一下,还有别的办法没有?
发表于 2023-5-26 09:26:20 | 显示全部楼层
好问题,不过我一直认为时钟路径出现很多逻辑门,是前端代码的问题,望大佬多指教。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:13 , Processed in 0.015486 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表