跑tsmc I/O的LVS出现错误

最终守护你

ncash0933 发表于 2022-10-24 11:18
要指定auCdl

哦哦，我一开始导入是时候指定的spectre，所以要指定auCDL才可以是吗？

最终守护你

brighchu 发表于 2022-10-24 09:34
不用啊，spice网表直接import到库里产生schematic，用Verilog生成symbol

我能问一下你说的verilog生成symbol这个步骤需要怎么做呢？

ncash0933

顶一下

ncash0933

最终守护你 发表于 2022-10-24 12:01
哦哦，我一开始导入是时候指定的spectre，所以要指定auCDL才可以是吗？

是的

note30933

最终守护你 发表于 2022-10-24 12:04
我能问一下你说的verilog生成symbol这个步骤需要怎么做呢？

Library Name, Reference Libraries, Verilog Files To Import

brighchu

最终守护你 发表于 2022-10-24 12:04
我能问一下你说的verilog生成symbol这个步骤需要怎么做呢？

File->Import->Verilog In

最终守护你

note30933 发表于 2022-10-24 13:53
Library Name, Reference Libraries, Verilog Files To Import

太感谢了，最后我想问一下这个verilog的文件是厂家提供的吗？还是需要我们自己写？

最终守护你

ncash0933 发表于 2022-10-24 13:50
是的

我指定了auCDL之后，有的cell是可以跑的，有的还是不可以

ncash0933

出现什么问题, 有错误讯息可以看吗

最终守护你

ncash0933 发表于 2022-10-24 14:55
出现什么问题, 有错误讯息可以看吗

Cannot find any info on instance "I1" in cell-view "tb_TSMC28_VCO" "tb_IO_PAD" "schematic"
Netlist Error: Some cell-views used inside this block could not be netlisted in analog context
说是找不到任何的info