在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1714|回复: 3

[求助] tsmc的IO工艺文档

[复制链接]
发表于 2022-10-19 10:47:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
12nm开始tsmc在文档中引入了combo的概念,其中提到将原来4个PVDD1CDG并联的结构,集成到一起并命名为PVDD1CDGM,而且说面积没有优化,现在我想在我的lef中验证这个问题,有了解的大神帮忙解答一下吗?或者说PVDD1CDG这个结构正常情况下是不是随着工艺进步,尺寸也在改变,因为如果每年它的尺寸也在改变那么比较就没有任何意义了,求大神解答?
 楼主| 发表于 2022-10-19 11:20:17 | 显示全部楼层
自己顶一下,求大神解答
发表于 2022-10-19 14:25:18 | 显示全部楼层
本帖最后由 leewee 于 2022-10-19 14:26 编辑

PVDD1CDGM 是指一个 cell 出两个 PAD: VDD, VSS。同时一个cell就满足ESD 尺寸的要求。这才是 combo 的概念。
PVDD1CDG 之前是只出一个PAD: VDD。用它的时候还要加另一个 cell:PVSS1CDG 的PAD VSS。

对于一个特定的制程来说,只要ESD spec 定好了,Si 结果没问题,IO team 一般不会改变它的尺寸
 楼主| 发表于 2022-11-7 17:43:58 | 显示全部楼层


leewee 发表于 2022-10-19 14:25
PVDD1CDGM 是指一个 cell 出两个 PAD: VDD, VSS。同时一个cell就满足ESD 尺寸的要求。这才是 combo 的概 ...


了解啦了解啦,感谢感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 15:31 , Processed in 0.015218 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表