先进工艺的PERC流程检查ESD问题，报错的问题必须全部清掉吗？MPW学术使用，不量产

Sarahlln

问题如上
原理图这边主要检查ESD的拓扑，版图那边会有电流密度、点对点电阻和latch up的检查，目前只有latch up完全没有问题。
原理图在IO输出端要求必须有串联的MOS电路，我们已经使用IO DEVICE了，不太理解这个要求。求有经验的大佬指点
下面是原理图PERC的报错内容

呵呵呵哈

有没有跑PERC的流程，让我们学学

tch56

It is based on your target ESD level.
It is a real suggestion from foundry to achieve foundry's guaranteed ESD level. (because of weak break down vlotage in advanced process even IO device is employed.
Maybe it is not neccessry if you don't have conmercial ESD requirement. You may need ESD enginner to evaluate ESD level if you don't use cascode MOS; and the level is relevant to your whole chip ESD plan/architecture.

Sarahlln

呵呵呵哈 发表于 2022-10-17 16:12
有没有跑PERC的流程，让我们学学

等我赶个流片节点再出来写哈，首先工艺库得支持（PDK文档里有明确的ESD PERC文档），不然跑不了

Sarahlln

tch56 发表于 2022-10-17 17:39
It is based on your target ESD level.
It is a real suggestion from foundry to achieve foundry's guar ...

THANK YOU very much！

呵呵呵哈

Sarahlln 发表于 2022-10-17 17:42
等我赶个流片节点再出来写哈，首先工艺库得支持（PDK文档里有明确的ESD PERC文档），不然跑不了
...

可以加个联系方式吗，正好我也需要跑这个，但我不会

Sarahlln

呵呵呵哈 发表于 2022-10-17 17:54
可以加个联系方式吗，正好我也需要跑这个，但我不会

我最近太忙了，等到11月中旬，我得这个月赶东西，到时候可以直接在这个帖子下追问我！！！我一定发出来！！！

雷罡iclayout

perc check 有些结果是可以waive的，要具体看。如图1 b2b，看下识别问题还是真的没有

Sarahlln

呵呵呵哈 发表于 2022-10-17 17:54
可以加个联系方式吗，正好我也需要跑这个，但我不会

这是我给其他人介绍流程做的PPT，具体的流程要参考工艺库PDK中对应文件夹的文档，你可以参考一下这几张图

呵呵呵哈

Sarahlln 发表于 2022-10-31 15:14
这是我给其他人介绍流程做的PPT，具体的流程要参考工艺库PDK中对应文件夹的文档，你可以参考一下这几张图 ...

感谢感谢，非常感谢