我想做一个开关电容放大器，为啥在clk-1时输入端无虚短特性

xj_666 · 发表于 2022-10-13 10:13:49

您需要登录才可以下载或查看，没有账号？注册

×

我想做一个开关电容放大器，为啥在clk-1时输入端无虚短，等于1/2VDD，而是VDD

第一条曲线是cs左极板，第二条是运放vin输入（应该等于下边的vref）

gtfei · 发表于 2022-10-13 10:53:20

你vref=1.2V ？

xj_666 · 发表于 2022-10-13 13:41:34

gtfei 发表于 2022-10-13 10:53
你vref=1.2V ？

450m,输入共模电平，运放下边输入，vref都是450m,输出共模电平设计为900m,

gtfei · 发表于 2022-10-13 14:06:16

xj_666 发表于 2022-10-13 13:41
450m,输入共模电平，运放下边输入，vref都是450m,输出共模电平设计为900m,

你这个积分器再采样阶段（clk_1=1.8V）时，运放处于单位增益负反馈模式，理论上运放±输入和输出都应该是vref=450mv，建立你先把运放单独拿出来仿仿看，接成单位增益负反馈，正输入端给450mv，看一下输出

xj_666 · 发表于 2022-10-13 14:16:50

gtfei 发表于 2022-10-13 14:06
你这个积分器再采样阶段（clk_1=1.8V）时，运放处于单位增益负反馈模式，理论上运放±输入和输出都应该是 ...

输出(以及另一个输入)为18mv,DCf仿真，无论我输入共模电平是450还是900m

xj_666 · 发表于 2022-10-13 14:19:15

xj_666 发表于 2022-10-13 14:16
输出(以及另一个输入)为18mv,DCf仿真，无论我输入共模电平是450还是900m

为啥不是单位负反馈，当面我就对运放加法器积分器具体仿真十分困惑？怎么也不虚短。

gtfei · 发表于 2022-10-13 14:19:37

xj_666 发表于 2022-10-13 14:16
输出(以及另一个输入)为18mv,DCf仿真，无论我输入共模电平是450还是900m

。。。。。。。。。。。。
testbench中，VIN+和VOUT连接，你确定你是负反馈？

xj_666 · 发表于 2022-10-13 14:22:27

啊，还有这讲究？

gtfei · 发表于 2022-10-13 14:23:44

xj_666 发表于 2022-10-13 14:19
为啥不是单位负反馈，当面我就对运放加法器积分器具体仿真十分困惑？怎么也不虚短。
...

你先把你的单位负反馈的testbench改过来再说，看输出能不能正常，你后面搭的单位负反馈图中反馈极性都反了。

xj_666 · 发表于 2022-10-13 14:24:52

gtfei 发表于 2022-10-13 14:19
。。。。。。。。。。。。
testbench中，VIN+和VOUT连接，你确定你是负反馈？
...

我去，我都没注意这玩意，现在好了（900m），我在BANDGAP 就吃了亏（启动电路）

账号		自动登录	找回密码
密码			注册

[求助] 我想做一个开关电容放大器，为啥在clk-1时输入端无虚短特性