在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1520|回复: 3

[求助] 如何减小匹配性高的电容寄生?

[复制链接]
发表于 2022-10-12 16:25:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做dac/adc模块时需要高精度的匹配电容,并且要尽可能的减小线的寄生。那怎么减小比较好呢?有没有好用的方法推荐?麻烦各位大佬解答。
发表于 2022-10-12 16:30:26 | 显示全部楼层
 楼主| 发表于 2023-2-3 16:21:53 | 显示全部楼层


note30933 发表于 2022-10-12 16:30
参考
www.design-reuse.com/articles/35350/routing-capacitance-of-adc-channels-reduction.html


感谢老铁
发表于 2023-2-3 17:29:25 | 显示全部楼层


我怎么觉得这文章说了一堆废话
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 23:05 , Processed in 0.018988 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表