设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 求大佬解惑

返回列表发新帖

查看: 2426|回复: 4

[求助] 求大佬解惑

发表于 2022-9-30 09:18:42 | 显示全部楼层 |阅读模式

悬赏100资产已解决

如果power device的source 是vcc或者vss而body不是和source同电位，这个时候要怎么处理才能防止latch up呀，有大佬说说吗

最佳答案

石头遇见雪

查看完整内容

double guardring，注意衬底电位，只要让他不正偏就行了，保持反偏甚至0偏都是可以的

回复

使用道具举报

石头遇见雪

发表于 2022-9-30 09:18:43 | 显示全部楼层

double guardring，注意衬底电位，只要让他不正偏就行了，保持反偏甚至0偏都是可以的

EETOP创芯人才网职位发布入口

回复

使用道具举报

发表于 2022-9-30 10:01:52 | 显示全部楼层

加DNW

回复

使用道具举报

发表于 2022-9-30 10:38:31 | 显示全部楼层

Well各自分开再围double guard ring

EETOP创芯人才网职位发布入口

回复

使用道具举报

发表于 2022-9-30 13:28:34 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-19 05:28 , Processed in 0.016069 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表