在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1681|回复: 0

[其它] 影响PCB打样的阻抗因素有哪些?

[复制链接]
发表于 2022-9-24 17:37:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
  影响PCB打样的阻抗因素有哪些?

  电子器件传输信号线中,其高频信号或者电磁波传播时所遇到的阻力称之为特性阻抗。在PCB打样中,当高频信号于板材上传输时,PCB的特性阻抗值必须与头尾元件的电子阻抗匹配;一旦不匹配,所传输的信号能量将出现反射、散射、衰减或延误现象,严重影响信号完整性。在这种情况下,必须进行阻抗控制,使PCB的特性阻抗值与元件相匹配。

  从PCB打样的角度来讲,影响阻抗的关键因素有:
  W-----线宽/线间:线寬增加阻抗变小,距离增大阻抗增大;
  H----绝缘厚度:厚度增加阻抗增大;
  T------铜厚:铜厚增加阻抗变小;
  H1---绿油厚:厚度增加阻抗变小;
  Er-----介电常数:DK值增大, 阻抗減小;
  Undercut----undercut增加, 阻抗变大。

  注:阻焊对阻抗也有影响,只是由于阻焊层贴在介质上,导致介电常数增大,将此归于介电常数影响,阻抗值大约会相应减少4%。
  特别说明:在PCB打样中,阻抗控制属于特殊工艺,技术难度较大,导致一些PCB厂家嫌麻烦,不想做或比较少做。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 09:31 , Processed in 0.012980 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表