在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1496|回复: 1

[求助] 请教如何做后仿真debug

[复制链接]
发表于 2022-9-2 09:25:29 | 显示全部楼层 |阅读模式
50资产
目前小弟做后仿真发现结果和前仿真相差很多,发现一个偏置电压和前仿差了很多(偏置电压是由里面偏置电路提供的),因此想要去debug看看是不是这个偏置电压所导致的,目前想的做法是想外部pin直接给激励到这个偏置电压的地方。请问具体该如何做呢,现在是用hspice仿真

发表于 2022-9-6 17:08:14 | 显示全部楼层
如果是通过文本写激励,可以通过层次分隔符“."直接给内部节点加激励,比如
V1 x1.net1 0 1
V1直接接到了instance x1的net1上。

如果是通过virtuoso schmeatic的图形界面加激励,可以试试用IC617之后的 analogLib/deepprobe 把后仿模块内部的net接到顶层来。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:41 , Processed in 0.013131 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表