设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 一个基准电压（电源敏感）上电迟滞的问题 ...
返回列表 发新帖
查看: 1222|回复: 0

[求助] 一个基准电压（电源敏感）上电迟滞的问题

[复制链接]
Shirley.W
发表于 2022-9-1 09:25:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
本帖最后由 Shirley.W 于 2022-9-1 09:26 编辑


请问图中电路所产生的nbase信号为什么 上电过程相较于VDD有一个延迟过程，仿真过程中看不到这个延迟过程，是配比问题吗，实现这个延迟的原理是什么呢？ 6b33bfec40e190c55af5c1ab071bf96.jpg 69c23a4e03386766735f959708e1f14.jpg


回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-27 20:10 , Processed in 0.071274 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表