在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1662|回复: 6

[求助] VerilogA十进制转二进制,代码错误,麻烦大佬看一下

[复制链接]
发表于 2022-8-31 14:43:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilogA代码编写的十进制转二进制D2B,4bit,麻烦看一下哪里错了,能不能补全一下

D2B_4bit

D2B_4bit
发表于 2022-8-31 18:54:10 | 显示全部楼层
vmax定义时打错了
 楼主| 发表于 2022-9-1 10:22:21 | 显示全部楼层


您好,把vmax改正之后显示代码补全,请问该怎么补全呀
2022-08-31 190952.jpeg
发表于 2022-9-1 18:10:45 | 显示全部楼层
end的个数对吗?
 楼主| 发表于 2022-9-1 20:23:57 | 显示全部楼层


您好!这个是同学截图发给我的,少了最后几行代码。我刚刚又加了一行end,还是不对
发表于 2022-9-7 12:57:36 | 显示全部楼层
新手必备
 楼主| 发表于 2022-9-7 15:11:05 | 显示全部楼层


请问您知道怎么补全吗

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 02:29 , Processed in 0.027687 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表