设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › 《CMOS模拟集成电路版图设计与验证——基于Cadence Virt ...
1234
返回列表 发新帖
楼主: hua1314

[资料] 《CMOS模拟集成电路版图设计与验证——基于Cadence Virtuoso与Mentor Calibre》

[复制链接]
zmouyang
发表于 2023-2-9 15:45:47 | 显示全部楼层
这个是基于IC51的，请问有没有基于IC617的，也就是最新的这个版本的书
回复 支持 反对

举报

lans0625
发表于 2023-2-9 17:48:03 | 显示全部楼层
thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hanfeng006
发表于 2023-2-10 15:11:06 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

cipsa
发表于 2023-3-8 09:55:16 | 显示全部楼层
謝謝分享
回复 支持 反对

举报

ICsmallone
发表于 2023-3-13 21:07:43 | 显示全部楼层
感谢楼主分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

SidneyBao
发表于 2024-10-30 15:32:57 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

发表于 2024-11-8 11:27:38 | 显示全部楼层
我也是想要的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 09:25 , Processed in 0.018858 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表