LDO小环路稳定性的补偿

lkj950726 · 发表于 2022-7-28 16:12:12

这篇paper中的loop1 不影响GBW的情况下该如何进行补偿？

zhutianyou · 发表于 2022-7-29 09:39:59

VG处：1、miller补偿；2、加Cap;3、Cap和R

knowworlds · 发表于 2022-7-29 10:19:41

小信号分析下来，你的Loop1是负反馈环路，而且Loop只有一个高阻极点，增益也不大。为啥会有稳定性问题。难道你外挂的Cload很大。把原本从M3 源极看到的低阻高频极点给推进去了？先分析一下是哪里的问题把。到底是VG那边的极点还是Vout那边的。不行就把VA那点再往里推一点。

knowworlds · 发表于 2022-7-29 10:21:00

Loop1本身负反馈，高阻极点是VA。看一下是VOUT还是VG的极点进入GBW，把进去的往外推。不行就把VA再往里推一些。

lkj950726 · 发表于 2022-7-29 15:12:27

knowworlds 发表于 2022-7-29 10:19
小信号分析下来，你的Loop1是负反馈环路，而且Loop只有一个高阻极点，增益也不大。为啥会有稳定性问题。难 ...

分析确实只有VA一个高阻节点，但是VG点和Vout点其实都不远，往VG点挂个大电容确实可以改善PM，但是此时GBW就很小，小环路就没有什么意义了。

knowworlds · 发表于 2022-7-29 15:37:24

lkj950726 发表于 2022-7-29 15:12
分析确实只有VA一个高阻节点，但是VG点和Vout点其实都不远，往VG点挂个大电容确实可以改善PM，但是此时GB ...

为什么VG和Vout点不远？是因为你Vout端挂的电容大吗？那点看到的阻抗可是FVF的阻抗，小了gmro倍的。除非你C太大了。还有就是两个高频极点的管子gm搞大一点呗。或者按二楼说的在VG端加RC。补个零点出来。

zhutianyou · 发表于 2022-8-1 11:36:26

knowworlds 发表于 2022-7-29 15:37
为什么VG和Vout点不远？是因为你Vout端挂的电容大吗？那点看到的阻抗可是FVF的阻抗，小了gmro倍的。除非 ...

理论上M5采用的是Nmos管子会更好，这里的PMOS会影响功率管的驱动范围，瞬态能力通过牺牲功耗来搞即可。

killerbee1 · 发表于 2024-3-24 19:24:57

knowworlds 发表于 2022-7-29 15:37
为什么VG和Vout点不远？是因为你Vout端挂的电容大吗？那点看到的阻抗可是FVF的阻抗，小了gmro倍的。除非 ...

想问下为什么选择VG点而不是VA点挂RC补零点呢？

knowworlds · 发表于 2024-3-25 14:25:30

killerbee1 发表于 2024-3-24 19:24
想问下为什么选择VG点而不是VA点挂RC补零点呢？

在最后得地方加滤波，降noise。补零点。在前面加没用啊。noise也滤不掉。

chf1 · 发表于 2024-3-25 14:39:41

THANKS

[求助] LDO小环路稳定性的补偿