在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1138|回复: 0

[求助] cadence关于buck环路的仿真不收敛的问题

[复制链接]
发表于 2022-7-21 11:23:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 heshibao 于 2022-7-21 11:24 编辑

通过查找资料,说应该将errpreset设置为conservative,可以有助于收敛。
但是这样会使下面式子分母变小,导致conv norm更容易超过1。
究竟应该怎么设置这些参数,才能收敛。
image.jpg
捕获.PNG
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 10:10 , Processed in 0.016702 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表