在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2139|回复: 4

[求助] 请教两个关于DFT的问题:1. 常见的test coverage 提升的方法;2. 碰到的atpg 前仿中常见mismatch?

[复制链接]
发表于 2022-7-19 16:27:23 | 显示全部楼层 |阅读模式
1000资产
请教两个关于DFT的问题:
1. 常见的test coverage 提升的方法2. 碰到的atpg 前仿中常见mismatch是啥?

急!还望各位大佬不吝赐教~非常感谢~~~

发表于 2022-7-19 17:06:13 | 显示全部楼层
你这个问题太大,很难回答
 楼主| 发表于 2022-7-19 17:15:17 | 显示全部楼层


hiee 发表于 2022-7-19 17:06
你这个问题太大,很难回答


大佬 举个例子,解释下呗
发表于 2022-7-20 23:44:10 | 显示全部楼层
踏马弱###智才会问的问题
发表于 2022-7-21 16:41:45 | 显示全部楼层
1:
a.修复scan DRC error,主要是时钟和复位的DFT 可控性;
b.给memory和模拟模块做scan bypass wrapper;
c.插test point增加可控性和可观测性;
d.如果用了scan 压缩逻辑,可以适当降低压缩率;

2:
a.最常见的是仿真环境没有正确设置引起的,比如时钟、复位, 或者mode 信号没有正确配置;
b.仿真工具bug,比如寄存器的时钟和数据同时跳变的时候,寄存器输出端应输出时钟沿前的值,但有时候仿真工具会输出时钟沿后的值;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 17:34 , Processed in 0.015940 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表