LPDDRIP用dfe结构，怎么在DQ路径做delay来保证timing

z374659748

如图，请教下各位大佬，SOC里lpddr的DQ在RX采用DFE结构来减小面积和功耗的话，dqs和dq路径delay会不匹配，怎么在DQ路径上增加delay，来保证read eye trainning 时controller能找到left bound呢？
如果用模拟的buffer做delay，功耗也不小，还不如直接用ctle，

y23angchen

这图哪里来的，没说对哦。

z374659748

y23angchen 发表于 2022-7-19 09:42
这图哪里来的，没说对哦。

图是网上截的一家IP公司的，请问是哪里没说对

z374659748

y23angchen 发表于 2022-7-19 09:42
这图哪里来的，没说对哦。

图上是read dq deskew trainning，应该是没错的，是为了保证进行read eye training之前，所有dq对齐且dqs处于dq左边来确保能找到left bound。问题是如果dq采用dfe结构，进入dfe前都是模拟信号，怎么做delay呢

wowowo2017

学习一下

lltmx1019

z374659748 发表于 2022-7-19 15:46
图上是read dq deskew trainning，应该是没错的，是为了保证进行read eye training之前，所有dq对齐且dqs ...

如果是lp5的协议，可以借用read preamble的边沿。

z374659748

lltmx1019 发表于 2023-5-16 18:11
如果是lp5的协议，可以借用read preamble的边沿。

感觉这个是正解，lpddr5 preamble的toogle数量比较多，应该能满足要求，但需要跟数字部分联合设计