设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › LPDDRIP用dfe结构，怎么在DQ路径做delay来保证timing ...
返回列表 发新帖
查看: 2054|回复: 6

[求助] LPDDRIP用dfe结构，怎么在DQ路径做delay来保证timing

[复制链接]
z374659748
发表于 2022-7-18 19:01:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
image.png
如图，请教下各位大佬，SOC里lpddr的DQ在RX采用DFE结构来减小面积和功耗的话，dqs和dq路径delay会不匹配，怎么在DQ路径上增加delay，来保证read eye trainning 时controller能找到left bound呢？
如果用模拟的buffer做delay，功耗也不小，还不如直接用ctle，
回复

举报

y23angchen
发表于 2022-7-19 09:42:20 | 显示全部楼层
这图哪里来的，没说对哦。
回复 支持 反对

举报

z374659748
 楼主| 发表于 2022-7-19 11:56:07 | 显示全部楼层


y23angchen 发表于 2022-7-19 09:42
这图哪里来的，没说对哦。


图是网上截的一家IP公司的，请问是哪里没说对
回复 支持 反对

举报

z374659748
 楼主| 发表于 2022-7-19 15:46:32 | 显示全部楼层


y23angchen 发表于 2022-7-19 09:42
这图哪里来的，没说对哦。


图上是read dq deskew trainning，应该是没错的，是为了保证进行read eye training之前，所有dq对齐且dqs处于dq左边来确保能找到left bound。问题是如果dq采用dfe结构，进入dfe前都是模拟信号，怎么做delay呢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

wowowo2017
发表于 2022-9-8 00:05:33 来自手机 | 显示全部楼层
学习一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lltmx1019
发表于 2023-5-16 18:11:13 | 显示全部楼层


z374659748 发表于 2022-7-19 15:46
图上是read dq deskew trainning，应该是没错的，是为了保证进行read eye training之前，所有dq对齐且dqs ...


如果是lp5的协议，可以借用read preamble的边沿。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

z374659748
 楼主| 发表于 2023-9-30 15:25:18 | 显示全部楼层


lltmx1019 发表于 2023-5-16 18:11
如果是lp5的协议，可以借用read preamble的边沿。


感觉这个是正解，lpddr5 preamble的toogle数量比较多，应该能满足要求，但需要跟数字部分联合设计
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:32 , Processed in 0.022695 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表