针对高校学生快速找到微电子领域工作的培训

houjs

针对高校学生快速找到微电子领域工作的培训

------工艺规则DRC/LVS/RCX的Runset开发

     有兴趣的可以通过发消息或者私信联系。

背景：

目前，国内集成电路公司对工艺规则的Runset开发和验证有需求的公司主要分为2大类：第一类是芯片制造企业（Foundry）内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是芯片设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。

不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。

由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？

首先分析一下该领域对工程师人数的需求，目前中国大陆大约有20个左右的Foundry厂商，假设每个公司需要10名工程师，则累计需要200多名专职的工程师。除此之外，芯片设计公司仅有少数公司有兼职工程师的需求，即该工程师不仅需要会Runset开发及QA，还要从事IC设计工作。这类公司数目大约有100个，假设每个公司需要1人，则累计也需要100人左右。2类公司合计总人数需求为300名左右。

从上述数据可以看到，在人才供给端，一个全国合计仅有几百人需求的领域，任何高校都不会专门设置这样一个专业来进行培训。在人才需求端，用人单位的策略是：既然不能直接找到有经验的工程师，就干脆找应届毕业生，然后公司通过内部培训来逐步提升工程师的水平。

看上去，这个策略也不错。但是，用人单位内部培训有一个问题：内部内容偏重于实用化操作，比较忽视理论和原理的培训。这个问题在IC设计的其它领域并不突出，原因是：高校的微电子领域课程中有大量的理论和原理的学习，针对IC设计本身的原理，学生在学习期间已经掌握得很好了，到了工作岗位上，他重点是进行实用化工程和学习和应用。而在Runset领域，由于招聘的学生在该领域既没有理论基础，也没有实践经验，他工作后要快速提高自己的水平有一定局限性。

为了解决上述问题，我们开发了一个专门针对高校毕业学生的Runset培训。 学生通过培训后，可以快速找到Runset领域的相关工作。

通过上述培训，达到如下目标：

1          用人单位新招聘的员工，可较快投入项目开发工作，减少内部培训时间。

2          新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。

  

培训对象

• 高校应届毕业生：微电子专业或者数学、物理、材料、计算机、自动化等相关专业。本科与研究生均可。
  
• 高校毕业后尚未找到工作的学生。
  

培训方式

      

采用线上学习和线上培训的方式。该课程除了讲解外，还需要学生自己准备电脑，根据老师指导安装自主eda软件工具，运行对应的演示用例，达到比较好的培训效果。本培训与其它培训相比的最大优势是：提供独立自主开发的国产EDA工具供学员学习使用，帮助学员快速掌握所学知识。

学习结束时，每名学生需要完成课程布置的大作业。大作业的完成标志着针对应聘单位的基本需求可以顺利完成。

   

本课程对找工作的益处

      

下面是几个典型的招聘广告，如果学生可以掌握本次课程的学习内容，将会与下述几个工作岗位比较匹配，容易获得用人单位认可。

典型Runset开发与QA职位招聘需求：

--------------------------------------------------------

职责描述：

1. 负责Calibre DRC LVS XRC Command file撰写与Maintain ;

2. 熟悉Cadence PDK 开发及维护 ;

3. 熟悉ADS PDK开发及维护;

4. 良好的沟通能力及责任心。

任职要求：

1.本科以上学历，3 年PDK相关经验;

2. 熟悉calibre drc lvs xrc并具备完整开发经验;

3. 熟悉使用shell。

--------------------------------------------------------

岗位描述:  Runset开发

1、熟悉半导体工艺流程、器件物理结构

Familiar with semiconductor process flow,device physical structure

2、掌握calibre/ICV/PVS物理验证工具，并能够独立开发DRC/LVS

Proficient at calibre/ICV/PVS physicalverification tools, to develop DRC/LVS independently

3、掌握StarRC/QRC/xRC寄生参数抽取工具，并能够独立开发LPE

Proficient at StarRC/QRC/xRC parasiticparameter extract, to develop LPE independently

4、掌握Virtuoso版图设计工具，能够独立完成DRC/LVS/LPE的验证

Proficient at Virtuoso, completeDRC/LVS/LPE verification independently

5、学习TCL/perl等脚本语言，实现开发与验证自动化

To study TCL/perl script, realize Runsetdevelopment and verification automatization

6、客户PDK-Runset方面的设计支持

PDK application support at customer's request

7、工程师的PDK知识培训

Engineer's PDK knowledge training

8、其他：完成部门经理（上级主管）交办的其他任务。

Other: complete the tasks assigned bydepartment manager.

所需教育水平与技能 (EDUCATION ANDEXPERTISE REQUIRED)

1、电子工程，半导体物理，微电子等专业大学本科毕业以上。

Bachelor degree, or above, in EE，semiconductor physics, microelectronics etc.

2、具备较扎实的半导体物理、器件和相关的集成电路制造工艺知识，并熟悉代工厂的集成电路设计支持流程

Solid knowledge in semiconductor physics,device physics and IC processes, familiar with foundry's IC design supportflow.

3、在集成电路设计公司或代工企业有3年以上独立从事DRC/LVS/版图设计/PDK集成等文件编写和验证方面的工作经验，或有相关经验的优秀应届本科毕业生/研究生；

Above 3 year working experiences withDRC/LVS/layout/PDK-integration in IC design house or foundry(BS/MS graduatewell experienced in related IC design support package is also acceptable).

4、熟练使用EXPERT和CADENCE-LAYOUT等集成电路版图设计工具，熟练使用DRACULA/CALIBRE/PAS等相关工具。

Well experienced in EXPERT and CADENCE EDAlayout tools and experienced in DRACULA/CALIBRE/PAS tools.

5、熟悉UNIX操作系统

Very familiar with UNIX

6、流利的英语说、写、读流利。

Proficient English in speaking, writing,listening.

--------------------------------------------------------

职位描述：

1)基于PAS平台/skill语言独立开发PDK;library，包括pcell,callback,CDF,symbol;view等；

2) 掌握Cadence;virtuoso，calibre/pvs/icv等相关EDA工具，独立完成PDK的仿真验证及物理验证；

3) 熟悉器件物理结构、Layout;Design;Rule及spice;model，能根据客户及工艺的具体要求完成PDK的开发；

4) 学习TCL/perl等脚本语言，实现PDK开发和验证的自动化。

   

--------------------------------------------------------

岗位职责：
1．根据design rules，开发和维护DRC/LVS/RCX/PERC runset；
2．利用Perl, Skill, Shell等根据产品研发的要求，独立开发专用script；
3．安装和维护各种EDA工具；
4．安装和维护Fab厂商提供的PDK、Standard Cell、IP等。

--------------------------------------------------------

职位描述：

1  按设计部门需求建立，检查及维护PDK。
2  熟悉商用EDA环境下的Pcell工具流程，具备Pcell制作技巧，熟悉相关脚本语言；
3   DRC，LVS及RCX：能开发制做DRC，LVS或PEX的Runset，熟悉商用软件的开发流程及脚本语言；
4   有Lunix环境下的实务经验，有一定编程能力，熟悉例如Skill，TCL，Perl，或python等语言；
5   具备团队合作能力，沟通协调能力及能独立分析解决问题。

任职资格：
1. 电子科学与技术、微电子学与固体电子学及计算机等相关专业，本科及以上学历；5年以上相关工作经验
2. 必须有2年以上编写Calibre DRC code的经验，有过BCD工艺平台上的DRC coding经验；
3. 需有Calibre Perc开发经验；
4. 有Totem EM/IR drop分析经验的优先；
5. 熟练掌握PDK开发，EDA工具，CAD脚本开发技能。

--------------------------------------------------------

岗位职责：

1.独立开发PDK library，包括Pcell、callback、CDF、symbol view等；
2.完成物理验证文件开发；
3.负责设计服务平台维护，为客户提供设计服务技术支持。

岗位要求：

1.熟悉集成电路设计相关知识；
2.熟悉Cadence virtuoso版图工具，熟悉PAS等PDK开发软件；
3.能够独立开发PDK library，DRC/LVS文件、Pcell等；
4.熟悉skill语言或TCL/perl等脚本语言；
5.良好的英语读写能力，良好的数字电路设计和验证技巧，能独立解决较复杂问题。

6.微电子、电子信息及相关专业

--------------------------------------------------------

岗位职责：

1、负责工艺PDK的维护和升级；
2、负责LVS/DRC 的Command File维护和修改；

3、负责绘制标准单元库和维护。

任职要求：

1.微电子或电子信息相关专业本科及以上学历；

2.熟悉CMOS工艺、层次及器件；

3.熟练使用Perl&Skill语言编写脚本；

4.能用RCX提取后仿真网表；

5.良好的中英文阅读、文档写作能力（英语六级）；

6.吃苦耐劳，富有团队协作精神；有责任心、工作积极主动。

--------------------------------------------------------

1  负责开发基于MRAM特殊工艺技术的PDK;
2. 负责PDK的验证和质量管控.
3. 参与MRAM芯片全定制版图设计，包括存储单元，阵列，驱动，读，写电路及相关电路的全定制版图设计，寄生参数提取和物理验证。

岗位要求：
1. 计算机，电子工程，微电子及相关专业本科以上学历；
2. 三年以上相关领域经验,对半导体器件物理和先进的CMOS（40nm及以下工艺制程）制造、器件、测试等有全面的了解;
3. 熟悉PDK相关的EDA工具，包括Calibre和StarRC;
4. 熟悉模拟器件的工作原理及其版图实现，包括运算放大器，电压基准源，LDO， Driver等；

--------------------------------------------------------

岗位职责：

1、基于PAS平台/skill语言独立开发PDK library，包括pcell,callback,CDF,symbolview等；

2、独立完成PDK的仿真验证及物理验证；

3、参与或独立完成DRC/LVS/RCX等工作；

4、学习Skill/TCL等脚本语言，实现PDK开发和验证的自动化；

任职要求：

1、本科以上学历，微电子、电子信息工程或相关专业；

2、熟练掌握Cadence virtuoso，calibre/pvs/icv等相关EDA工具，熟悉DRC/LVS/LPE相关开发工具，悉器件物理结构、Layout Design Rule，了解器件spice model，了解半导体工艺流程、器件物理结构专业内容；

3、具备PDK开发或验证能力，或具备DRC/LVS/RCX开发等多种或一种专业能力，具备Skill/TCL语言编程经验或其他Linux下脚本语言编程经验；

4、良好的沟通能力和团队合作精神，具备独立工作分析和解决问题的能力，良好的中英文读写和口头沟通能力。

  

--------------------------------------------------------

职位描述

1、PDK development

2、New DRAM technology strategy development

岗位要求：

1、At least 10 years or beyond semiconductor process /device development experience

2、Familiar with new technology design rules / PDKdevelopment

3、Familiar with device test key design experience

4、English communication skill is preferred

--------------------------------------------------------

岗位职责：
1.独立开发PDK library，包括Pcell、callback、CDF、symbol view等；
2.完成物理验证文件开发；
3.负责设计服务平台维护，为客户提供设计服务技术支持。

岗位要求：
1.熟悉集成电路设计相关知识；
2.熟悉Cadence virtuoso版图工具，熟悉PAS等PDK开发软件；
3.能够独立开发PDK library，DRC/LVS文件、Pcell等；
4.熟悉skill语言或TCL/perl等脚本语言；
5.良好的英语读写能力，良好的数字电路设计和验证技巧，能独立解决较复杂问题。
6.理工科及相关专业

--------------------------------------------------------

岗位职责/工作内容/岗位要求

1.基于APS平台/skill语言独立开发PDK library，包括pcell, callback,CDF,symbol view
2.掌握Cadence virtuoso，calibre/pvs/icv等相关EDA工具，完成PDK的仿真验证及物理验证；
3.熟Layout Design Rule及spice model，根据客户及工艺的具体要求完成PDK/DRC/LVS 相关的开发
4.本科以上学历，微电子、电子信息工程或相关专业
5.具有１年以上PDK制作的工作经验、有一定编程能力,有Skill/TCL语言编程经验或其他Linux下脚本语言编程经验者优先、熟悉Cadence环境下的版图绘制工具，具备Pcell制作技巧，有Cadence APS or skill使用经验者优先
6.具备良好的沟通能力和团队合作精神，具备独立工作、分析和解决问题的能力，良好的中英文读写说能力

   

每节内容介绍

导论：

目前，国内IC公司对Runset开发和QA有需求的公司主要分为2大类：第一类是Foundry内部的Runset团队，需要招聘合适的工程师进行该项工作。第二类是Fabless设计公司，他们需要对Foundry提供的Runset进行局部修改或者优化，同样需要招聘Runset工程师。

不过，在招聘过程中，用人单位感觉到要找到合适的Runset工程师并不容易，主要原因是：Runset开发是一个很窄的领域，在高校微电子专业中并不设置这类课程，高校刚毕业的学生很难有该领域的工作经验。同时，在人才提供端，大部分微电子专业的学生更愿意从事IC设计工作，而不愿意从事Runset开发工作。

由于以上原因：国内Runset开发领域就出现了用人单位找不到合适的应聘人员、高校学生不原因从事该项工作的尴尬状况，如何破解这个难题呢？

为了解决上述问题，我们开发了一个专门的Runset培训教材。

通过上述培训，达到如下目标：

1           用人单位新招聘的员工，可较快投入项目开发工作，减少内部培训时间。

2           新招聘员工经过培训后，理论和实践水平较高，今后在解决公司技术难题，提升公司技术水平方面有较大潜力。

DRC Runset培训1：

用来描述工艺规则文件的Design Rule的具体形式是什么？如何把文字和图示结合起来理解，它的显示含义和隐含含义如何分析？

最小宽度检查为什么默认需要写Singular, Abut < 90的选项，如果不写，会导致什么问题?

最大宽度检查为什么不能直接写“大于”号？它的常用三种检查方法的优缺点是什么？

DRC Runset培训2：

最大间距检查的“孙悟空跳不出如来佛掌心”是什么含义？为什么通过size step inside of layer可以实现该思路？

measure all的选项在哪些条件下使用？为什么nwell和deep nwell的间距检查需要用到该选项？还有哪些检查需要用到该选项？

复合层的距离检查书写需要有哪些注意事项？

DRC Runset培训3：

Enclosure检查在哪些条件下需要写outside also?

End of Line的Enclosure如何实现？

Extension和Enclosure有什么差别，为什么要定义2个不同的检查单词？Extension的露头刚好等于0如何查错？

DRC Runset培训4：

Flatten和hierarchical检查有哪些不同？它的基本原理是什么？投影法和提升法的优缺点是什么？

RectangleEnclosure的具体含义是什么？如何自动构造testpattern来检查该规则？

宽金属检查的基本思路是什么？如何通过xcal工具来分析复杂语句的layer依赖关系，如何快速读懂复杂语句？

DRC Runset培训5：

Runlengthspacing的含义是什么？ 如何实现该语句？如何自动构造test pattern来检查该规则？

LineEnd spacing的含义是什么？如何实现该语句？如何自动构造test pattern来检查该规则？

与连接性相关的检查语句如何书写？如何自动构造test pattern来检查该规则？

DRC Runset培训6：

密度检查Density的全局检查和局部检查有何不同？如何实现该语句？如何自动构造test pattern来检查该规则？

天线检查的具体含义是什么？渐进式连接的用途是什么？有无二极管的条件下，如何检查规则是否满足？如何实现该语句？如何自动构造test pattern来检查该规则？

DRC Runset培训7：

复杂器件的DRC规则如何书写？对应的test pattern如何自动构造？sample gds的图形如何准备，可以自动变换device的每个图形之间的距离吗？

PVS与Calibre的语法有何不同？可以一一对应翻译吗？

针对先进工艺，离散点的检查如何实现？double pattern的检查如何实现？

DRC Runset培训8：

如何通过树形结构图查看DRC Code的layer依赖关系？

如何自动分析DRC Code的原始层是否与testpattern的原始层一致？

如何自动显示DRC Code的每个中间层的计算结果？

DRC Runset培训9：

什么是DRC检查的条件参数？

如何构造test pattern来检查条件参数？

Scout工具如何自动生成条件参数的testpattern?

Density Box， Density Diff的含义？

圆形图形和圆环形图形如何自动生成test pattern?

LVS Runset培训1：

Design rule如何描述LVS器件，如何理解其含义？

版图中的连接关系是如何建立的？connect语句的屏蔽效应如何理解？ MIM结构中的Via如何通过屏蔽效应体现连接？

Mos管的识别层是什么含义？Pin层是什么含义？Property如何计算？

LVS Runset培训2：

Attach语句如何书写，如何验证其正确性？

Mos管的nrd, nrs, sa, sb, sc, sca, scb, scc等参数如何书写？如何验证这些参数是否准确？

如何通过前后仿真来验证LVS runset的书写正确性？

LVS Runset培训3：

自定义器件和内置器件有何不同，如何书写自定义器件，如何验证其正确性？

LAYER QA的含义是什么？为什么要验证器件的识别层是否满足了must layer和non layer的定义？如何通过自动工具验证？

LVS 检查中的ERC主要检查哪些内容，如何自动检查？

LVS Runset培训4：

当采用LVS_CHECK选项时，由于MOS管只有W, L的参数，在底层的hcell单元中就可以计算得到W,L的参数，不需要把该mos管提升到上层单元中。

如果选择了RC_CHECK，由于MOS管计算SA, SB, SC等需要用到nwell, nsd,psd等更多的layer图形，这些图形在底层的hcell中并不是完整的，需要把mos管提升到上层cell中才可以提取正确。

LVS Runset培训5：

如果没有pcell库，该如何对LVS Runset进行验证？

如何在scout工具中设置LVS器件的模板，自动变化尺寸

如何在scout工具中自动生成gds和cdl的test pattern，并自动验证其正确性？

针对任意器件类型的LVS验证。

RCX Runset培训1：

寄生参数提取的三维和准三维基本原理是什么？为什么准三维的精度有误差？

如何描述工艺的cross view的截面图？

3种主流寄生参数提取工具的工艺描述格式介绍。

如何运行3种主流寄生参数提取工具？

RCX Runset培训2：

如何验证寄生参数提取的Runset是否准确？

Beol的test pattern是什么结构？组合参数有哪些？精度如何比较？

Meol的test pattern包含了哪些器件？如何通过pcell自动生成这些pattern? 如何分析忽略内部电容和不忽略内容电容的结果？

如何通过自动化的软件进行寄生参数精度分析？

RCX Runset培训3：

一个典型的模拟电路例子，通过不同的准三维工具和三维工具进行提取，误差达到了30%，该如何分析这些误差？

如何避免由于LVS layer的图形overlap定义导致的寄生参数重复提取的问题？

Conformal结构描述犯错的一个典型用例。

由于没有忽略器件内部寄生电容导致结果不准确的典型用例。

5个corner中，RCbest,  RCworst的具体含义。

先进工艺中11个corner中的CCworst, CCbest的具体含义。

RCX Runset培训4：

如何在版图中直观看到每个寄生参数线网的所有图形？

如何通过图形直接看到它对应的寄生参数？

如何分析版图中距离比较近的图形的预估耦合电容是否与提取结果吻合？

Vgds工具如何自动实现上述功能？如何使用该工具的上述功能？

RCX Runset培训6：

RCX Runset验证中为什么要引入RC simplify的概念？

RC Simplify针对寄生电阻短路，寄生电容开路的方法。

图形化工具plumb运行的方法和检查结果分析。

RCX Runset培训7：

一般情况下，采用RC模式是一个折衷的模式，既可以满足精度需求，又能满足效率要求。

如果想进一步优化精度或者效率，则通过具体指定线网名来选择不同线网的提取模式，从而更准确地控制每个节点的提取精度和效率。

RCX Runset培训8：

如何对Via的寄生电容进行自动验证？

当Via的尺寸不同，电阻率不同时，如何验证其准确性？

如何实现层次化提取的自动验证？

DFM Runset培训1：

DFM命令的用途是什么？为什么引入DFM命令，它与普通命令的不同在哪里？

DFM Property命令的语法及基本含义，单层命令和双层命令的不同在哪里？

DFM Runset培训2：

DFM命令常用的测量函数有哪些？

EC和EW的函数用法是什么？

NETID函数的用法是什么？

NETPROPERTY函数的用法是什么？

DFM Stamp的用法是什么？

DFM Runset培训3：

DFM Space与普通的INT/EXT/ENC检查有哪些不同？

DFM的ECMAX的用法是什么？

如何利用DFM命令查中心线对齐的检查？

如何利用DFM命令计算有源区的累加面积？

DFM Runset培训4：

DFM Space与普通的INT/EXT/ENC检查有哪些不同？

DFM的ECMAX的用法是什么？

如何利用DFM命令查中心线对齐的检查？

如何利用DFM命令计算有源区的累加面积？

Pcell  QA培训：

Pcell的验证主要检查哪些内容？

如何自动获得pcell的cdf参数的最大值和最小值？

如何进行Full Parameter的检查?

如何进行Connectivity的检查？

如何进行Layer QA的检查？

如何进行Simulation QA的检查？

Latch up Rule 规则：

常见的Latch up Rule的几何结构。

阻挡检查或者隔离检查为什么比较难以书写Runset?

为什么需要引入Find Closest Region的命令来书写阻挡检查？

正对的阻挡和斜对阻挡分别如何检查？

如何实现Latch up Rule的完整检查？

Latch up Rule 规则2：

如何用主流工具的DFM Space实现Latch up Rule?

它需要用到多条组合命令，有哪些隐患？

如何克服组合命令的隐患？