在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1410|回复: 2

[资料] IC设计电子书籍

[复制链接]
发表于 2022-7-5 14:05:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
之前找的书,现上传分享。
高级ASIC芯片综合 使用Synopsys Design Compiler Physical Compiler 和PrimeTime(第二版) (Himanshu Bhatnagar 著  张文俊 译)
数字VLSI芯片设计  使用Cadence和Synopsys CAD工具
综合与时序分析的设计约束  Synopsys设计约束(SDC)实用指南。
.rar是平台自己加的,解压需手动去掉

高级ASIC芯片综合 使用Synopsys Design Compiler Physical Compiler 和PrimeTime(第二.rar

30 MB, 下载次数: 11 , 下载积分: 资产 -9 信元, 下载支出 9 信元

高级ASIC芯片综合 使用Synopsys Design Compiler Physical Compiler 和PrimeTime(第二.rar

30 MB, 下载次数: 11 , 下载积分: 资产 -9 信元, 下载支出 9 信元

高级ASIC芯片综合 使用Synopsys Design Compiler Physical Compiler 和PrimeTime(第二.rar

12.12 MB, 下载次数: 10 , 下载积分: 资产 -5 信元, 下载支出 5 信元

数字VLSI芯片设计 使用Cadence和Synopsys CAD工具_12378982.part2.rar

30 MB, 下载次数: 15 , 下载积分: 资产 -9 信元, 下载支出 9 信元

数字VLSI芯片设计 使用Cadence和Synopsys CAD工具_12378982.part3.rar

30 MB, 下载次数: 11 , 下载积分: 资产 -9 信元, 下载支出 9 信元

数字VLSI芯片设计 使用Cadence和Synopsys CAD工具_12378982.part4.rar

30 MB, 下载次数: 11 , 下载积分: 资产 -9 信元, 下载支出 9 信元

数字VLSI芯片设计 使用Cadence和Synopsys CAD工具_12378982.part5.rar

21.66 MB, 下载次数: 12 , 下载积分: 资产 -7 信元, 下载支出 7 信元

综合与时序分析的设计约束 Synopsys设计约束(SDC)实用指南_14441203.rar.rar

27.9 MB, 下载次数: 18 , 下载积分: 资产 -8 信元, 下载支出 8 信元

发表于 2022-7-6 22:25:37 | 显示全部楼层
数字VLSI芯片设计  使用Cadence和Synopsys CAD工具 缺少part1,请楼主补发一下。
 楼主| 发表于 2022-7-14 17:14:27 | 显示全部楼层
抱歉现在补发,之前疏漏了。

数字VLSI芯片设计 使用Cadence和Synopsys CAD工具_12378982.part1.rar

30 MB, 下载次数: 3 , 下载积分: 资产 -9 信元, 下载支出 9 信元

part1补发

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 21:14 , Processed in 0.015690 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表