ICC2 Floorplan 问题求助 Error: the cell does not have any boundary

geekLucian

在做ICC2 Floorplan Lab，创建floorplan时(create_placement -floorplan)遇到Error: The cell 'I_CLOCKING/I_CLK_SOURCE_PCLK' does not have any boundary. (DPUI-057)

DPUI-057说可能是unmapped logic，要compile。但compile命令在ICC2中被禁用了。


新手求各位大佬教教

lygrc

1.compile是在dc工具中使用的。
2.就一个cell没有map，你可以去改网表把这个cell写成lib cell，再跑icc2.
3.只想想看一下create_placement -floorplan的结果，一般删掉一个cell不会影响全局place，把这个cell remove后就可以create_placement了，当然这样是不对的，只是try一下的话可以这样试试。

geekLucian

lygrc 发表于 2022-7-4 15:37
1.compile是在dc工具中使用的。
2.就一个cell没有map，你可以去改网表把这个cell写成lib cell，再跑icc2.
3 ...

谢谢！

我之前也试着删了unmaped cell，但发现有很多cell都没有boundary（用通配符删了大概几千个还是有unmaped cell），我怀疑是这个Lab可能和我的ICC2版本不匹配或者是这个Lab本身有问题

geekLucian

这玩意好像是有边界的啊。。
icc2_shell> get_attribute -objects I_CLOCKING/I_CLK_SOURCE_PCLK -name boundary
{0.0000 0.0000} {0.0000 1.6720} {3.6480 1.6720} {3.6480 0.0000}
icc2_shell> get_attribute -objects I_CLOCKING/I_CLK_SOURCE_PCLK -name boundary_bbox
{0.0000 0.0000} {3.6480 1.6720}
icc2_shell> get_attribute -objects I_CLOCKING/I_CLK_SOURCE_PCLK -name boundary_bounding_box
{{{0.0000 0.0000} {3.6480 1.6720}}}
icc2_shell> get_attribute -objects I_CLOCKING/I_CLK_SOURCE_PCLK -name bounding_box
{{{-0.1150 -0.0300} {3.7630 1.7730}}}
icc2_shell> create_placement -floorplan
Information: Starting 'create_placement' (FLW-8000)
Information: Time: 2022-07-05 08:48:55 / Session: 0.18 hr / Command: 0.00 hr / Memory: 419 MB (FLW-8100)
Error: The cell 'I_CLOCKING/I_CLK_SOURCE_PCLK' does not have any boundary. (DPUI-057)
Floorplan placement done.
Information: Elapsed time for create_placement excluding pending time: 00:00:00.00. (DPUI-902)
Information: CPU time for create_placement : 00:00:00.00. (DPUI-903)
Information: Peak memory usage for create_placement : 418 MB. (DPUI-904)
Information: Ending 'create_placement' (FLW-8001)
Information: Time: 2022-07-05 08:48:55 / Session: 0.18 hr / Command: 0.00 hr / Memory: 419 MB (FLW-8100)
Error: Error during floorplan placement.
        Use error_info for more info. (CMD-013)

geekLucian

没事了铁子们，是我智障了，pdk文件不全导致的有些cell没有design view

sonia=-=

请问楼主怎么解决的呢？刚刚入门这个，好多都不太清楚

yzw308

geekLucian 发表于 2022-7-8 22:58
没事了铁子们，是我智障了，pdk文件不全导致的有些cell没有design view

请问，pdk文件怎么补全的呢？