在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 1137|回复: 8

[招聘] SoC Design Manager、

[复制链接]
发表于 2022-7-3 21:09:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x



本平台专注芯片软件类职位招聘、数字前端/验证/后端/版图外包设计服务,欢迎咨询!
联系人:何冬明
微信号:hedonming1211


职位一:SoC Design Manager
岗位职责:
1、 参与MCU和SoC芯片架构的制定和设计,并撰写设计文档;
2、 带领团队完成芯片顶层和模块级设计和验证;
3、 负责数字设计中语法检查、综合、形式验证、DFT、静态时序分析等相关流程; 负责低功耗设计相关工作;
4、 参与通信PHY芯片的顶层架构设计,并带领团队完成通信协议子模块的指标定义,结构设计,文档编写,RTL实现;
5、 协助FPGA平台验证和芯片功能测试,并随时解决芯片验证和测试过程中发现的问题;
6、 指导应用团队完成相应的FPGA验证工作,并进行测试开发,形成规范的产品手册;
7、 协调team成员,配合各职能部门完成流片和产品量产的相关工作;
8、 负责SOC数字设计方法学的建立,以及相应设计流程的完善;
9、 负责团队项目管理,人员培训和团队建设。

任职条件:
1、硕士及以上学历,电子类相关专业,8年以上相关工作经验,具有多次成功量产经历;
2、深入掌握SoC系统架构,具有丰富的数字或模拟混合信号芯片规格制定、架构设计和产品开发经验;
3、深厚的arm-based MCU/SoC芯片的实际设计和产品经验;
4、具有32位ARM Cortex-M 系列MCU/SoC 系统集成设计经验,并熟练掌握ARM各种总线协议者优先;
5、熟练掌握RTL设计及工具(verilog或 Vhdl,熟悉逻辑综合及时序分析等数字前端设计方法及工具;
6、具备一定的团队管理经验
7、良好的英文读写能力。
8、有通信SOC项目经验者优先。
9、熟悉IEEE802.3协议,有以太网芯片设计和流片经验者优先。

职位二:Senior SoC Design Engineer
岗位职责:
1、根据系统要求参与制定模块指标、特征提取;
2、负责数字模块设计、仿真及相应文档的撰写;
3、参与 SoC 模块 RTL 设计和 IP 集成;
4、配合验证/测试工程师实现验证收敛;
5、配合后端工程师完成时序收敛;
6、完成DFT设计;
7、参与FPGA设计、调试;
8、支持驱动开发和问题解决,以及文档编写。


任职条件:
1、硕士5年及以上学历,微电子/电子工程/通信工程等相关专业;
2、具有扎实的数字电路理论基础,精通 Verilog 语言;
3、熟练 asic 设计流程及 EDA 工具;
4、熟悉 ARM core架构和指令体系,熟悉编译器原理;
5、熟悉总线、DMA、外设等设计;
6、熟悉低功耗设计者为佳;
7、责任心强,有快速学习的能力,可以独立完成工作,具备创新精神和较好的团队合作精神;
8、具备基本的英文读写能力;
9、有通信SOC项目经验者优先;
10、熟悉IEEE802.3协议,有以太网芯片设计和流片经验者优先。


职位三:Senior SoC Verification Engineer
岗位职责:
1、 负责SoC 顶层、或IP集成验证、软硬件协同验证平台建设;
2、 参与验证方法学的研究,致力于提高团队的自动化和生产力水平;
3、 基于UVM方法构建验证平台,并且制定全功能覆盖验证计划;
4、 构建测试环境和回归流程,调试回归中的错误,并帮助设计人员定位问题;
5、 实施模块及系统的功能验证、低功耗验证、门级功能和时序仿真;
6、 收集、分析和提高验证覆盖率;
7、 协助建立、完善、维护FPGA验证平台。


任职条件:
1、 硕士5年及以上学历,微电子/电子工程/通信工程等相关专业;
2、 精通Verilog、SystemVerilog等硬件描述语言;
3、 精通UVM验证方法学;
4、 精通Candence和Synopsys的仿真软件使用流程,能运用Python、Perl、Tcl等脚本语言解决问题;
5、 具备基本的英文读写能力;
6、 有通信SOC项目经验者优先;
7、 熟悉IEEE802.3协议,有以太网芯片验证和流片经验者优先。


 楼主| 发表于 2022-7-3 21:14:29 | 显示全部楼层
职位四:高级设计工程师 - MCU方向
 楼主| 发表于 2022-7-3 21:22:37 | 显示全部楼层
岗位职责:
1、参与系统架构设计、SOC系统设计;

2、完成模块设计及相关验证工作;

3、对电路进行功能改进和功耗、性能和面积优化;

4、参与支持FPGA系统调试;

5、配合软件调试。



任职条件:
1、微电子,电子信息,信号与系统等或相关专业等相关专业本科及以上学历;

2、 熟悉ASIC设计流程;

3、良好的沟通能力、团队合作精神;

4、具备TCL/Perl/Python等脚本开发经验优先;

5、具备低功耗设计(UPF/CLP/SpyPower/PTPX)经验优先;

6、有Bus Matrix配置集成,性能评估等开发经验优先

7、具备SOC Debug系统开发经验优先;
 楼主| 发表于 2022-7-3 21:41:49 | 显示全部楼层

岗位职责:
1、参与SoC芯片产品调试、失效分析等

2、参与开发芯片验证所需软件

3、参与SoC系统的产品演示软件开发

4、基于ARM内核开发驱动程序

5、调试芯片驱动程序,测试芯片功能和性能

6、基于公司的芯片开发主流应用方案

7、公司项目驱动开发和软件开发



任职条件:
1、熟悉操作系统原理

2、熟悉C/C++编程,了解汇编语言

3、熟悉ARM开发,了解cortex M系列处理器

4、熟悉低功耗设计

5、有硬件调试开发经验优先

6、良好的沟通能力、较强执行力、团队协作能力
 楼主| 发表于 2022-7-7 13:15:42 | 显示全部楼层

职位五:Layout Design Engineer
岗位职责:
1、精通模拟/射频芯片版图实现,有多次成功流片经历;

2、精通高速高精度模拟,射频收发器芯片版图实现,负责版图顶层设计;

3、具备良好的沟通能力,负责协调版图进度和版图人力资源规划。



任职条件:
1、三年以上工作经历,具备扎实的模拟/射频版图基础,有多次成功量产经历;

2、熟悉CMOS 28nm/40nm/65nm/180nm 或 BCD、SiGe、GaAs等工艺节点;

3、熟悉Cadence设计环境,如Virtuoso、Calibre、Assura等;

4、熟悉DRC/ERC/LVS等设计流程;

5、熟悉器件matching、射频Shielding、电容耦合、电磁干扰等版图非理想因素;

6、理解Guarding Ring、Deep Nwell等使用,熟悉深亚微米的版图效应,如:LOD、WPE等;

7、有高速ADC、DAC、PLL、RF Transceiver、高压BCD等版图设计经历中的一个或多个;

8、具有芯片aging/ESD/浪涌/EMC等跟版图设计相关Knowhow者可加分;

9、熟悉版图脚本,如PERL、SKILL等可加分;

10、具备版图团队管理经验,责任心强,有团队合作精神。
 楼主| 发表于 2022-7-7 13:25:30 | 显示全部楼层

职位六:Senior HV Analog Design Engineer

岗位职责:
1、参与及负责高压模拟IC产品开发,包括但不限于AMP、LDO、DC-DC、Moter Driver、BMS等;

2、进行版图规划,指导版图工程师进行版图设计;

3、与测试工程师协作完成产品的测试验证。



任职条件:
1、硕士三年以上工作经历,具备扎实的模拟电路知识,熟练掌握运放,带隙基准,比较器等基础模块的分析设计,具有成功量产经历;

2、具有Buck、Boost、LED Driver、Charger、AC-DC、Motor Driver、Gate Driver、Charge Pump、BMS、AMP、LDO等一个或多个设计量产经历,熟悉高压工艺加分;

3、具备芯片级ESD规划、设计、分析、测试能力,理解ESD保护器件原理,理解芯片应用的工程化场景;

4、责任心强,有快速学习的能力,可以独立完成工作,具备创新精神和较好的团队合作精神;

5、具备基本的英文读写能力。
 楼主| 发表于 2022-7-7 13:29:16 | 显示全部楼层
职位七:Staff/Senior Analog Design

岗位职责:
1、独立完成模拟单芯片的电路设计、仿真、验证等工作;

2、规划版图布局,指导版图工程师完成设计;

3、与应用工程师合作制定测试方案,参与模拟芯片测试的全流程;


任职条件:

1、硕士五年以上工作经历,具备扎实的模拟电路知识,具有多次成功量产经历;

2、熟悉CMOS、SiGe、BCD、GaAs等工艺节点中的一个或多个;

3、丰富的芯片量产经历,包括:ADC、DAC、PLL、RF Module、Sensors中的一个或者多个;

4、具备低噪声、低功耗、高线性度电路开发经历;

5、熟悉芯片开发全流程,包括:电路设计、版图、流片、失效分析、量产测试;

6、责任心强,有快速学习的能力,可以独立完成工作,具备创新精神和较好的团队合作精神;

7、具备基本的英文读写能力。
 楼主| 发表于 2022-7-7 13:31:57 | 显示全部楼层

职位八:Principal Analog Architecture Design
岗位职责:
1、参与定义有线及无线收发器架构,指导Designer完成极具挑战的电路设计;

2、与系统工程师和数字工程师合作,完成混合信号仿真、矫正算法开发、定制模拟/数字接口;

3、制定芯片电源管理策略、时钟策略、POR策略、ESD策略等;

4、制定版图布局方案,指导版图工程师完成设计;

5、与应用工程师、系统工程师合作制定产品测试方案,开发FPGA评估版,参与产品测试的全流程;

6、协助解决芯片量产过程中的问题。

任职条件:
1、硕士10年以上工作经历,具备扎实的模拟电路知识,具有多次成功量产经历;

2、熟悉CMOS 55n/40n/28n/16n工艺节点;熟悉SiGe、BCD、GaAs等其他工艺可加分;

3、有以下电路设计经历:GHz sample ADC/DAC、low jitter (sub 100fs) PLL、模拟信号调理、射频前端;

4、精通无线及有线收发器架构,熟悉OFDM、PSK、PAM等信号调制原理;

5、熟悉芯片开发全流程,包括:电路设计、版图、流片、失效分析、量产测试;

6、对于模拟芯片的工程化应用场景有着深刻理解,包括良率、工艺角、高低温、ESD、浪涌、EMC等;

7、具备模拟团队管理经验,责任心强,有创新精神和团队合作精神;

8、良好的英文读写能力。
 楼主| 发表于 2022-7-22 10:58:00 | 显示全部楼层
欢迎大家前来自荐或自荐,公司业务发展快,人均利润很高。市场空间大,薪酬福利好。推荐过来的候选人,如能推成并入职,会有红包大礼。谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 13:06 , Processed in 0.028717 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表