为什么在先进工艺下（如7nm）版图一般要求nmos和pmos个数匹配

archertake · 发表于 2022-6-29 19:25:39

您需要登录才可以下载或查看，没有账号？注册

x

在先进工艺下，设计的电路Nmos管比较多，pmos比较少，layout要求插入一些pmos管作为dummy管。说是为了保证pmos，nmos匹配。请问这是为什么？如果不匹配会有什么问题？

周末不上班 · 发表于 2022-7-5 10:21:11

可能这样密度更均匀，制造时良率更高

lo4my4 · 发表于 2022-7-8 11:02:02

请问这个要求是在哪里看到的，我好像没见过这个要求，DRC也没看到类似的要求

bj_donnyh · 发表于 2022-7-12 17:23:54

适当针对n/p mos 加first dummy or second dummy, 这些drc 也会check的，其它就让7nm的dummy utility 去补

vissa · 发表于 2022-8-23 10:40:53

天…没遇到过这么厉害的工艺

ncash0933 · 发表于 2022-8-23 10:47:39

谢谢分享

DemoYe · 发表于 2022-8-23 11:29:45

pmos位置太空了？

David.Z · 发表于 2022-8-25 16:32:55

我什么时候能做到这么先进的工艺

[求助] 为什么在先进工艺下（如7nm）版图一般要求nmos和pmos个数匹配