calibre 后仿网表端口顺序的问题

小支

问题：有一个数字+ip的layout，现在提取spectre后仿网表，已经在Misc--》Create top level pin order 中选择source（all pin），最后在做仿真时发现，提出来的后仿网表顶层端口信息是与原理图端口信息匹配的（这里的原理图用的是.v转的spi），但是下一级的端口信息（例如ip），在后仿网表中端口信息体现出来是跟layout（.sp）端口顺序是一致的，这是什么原因？如何调整calibre pex设置，使得输出的spectre网表中全部端口顺序是与原理图信息，即与spi的端口信息一致？（或者可以这么描述，顶层端口顺序是正确，保持与spi一致，例如spi某端口 a[3],a[2],a[1],a[0]，跟spectre网表一致。spi中ip某端口 c[3],c[2],c[1],c[0]，但是在spectre网表体现的却是 c[0],c[1],c[2],c[3]），谢谢！

weid

俺也一样

xycaotao

我也想问