在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1661|回复: 3

[求助] 电源电压抑制比的疑问

[复制链接]
发表于 2022-6-27 17:11:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么在仿真中我们通常仿真的是电源上的电源电压抑制比,而不是地的呢?
发表于 2022-6-27 17:19:07 | 显示全部楼层
因为在芯片和电路板中地线一般比较宽和纯净,电源噪声对输出的干扰占比大,当然也有考虑地噪声的,例如DCDC的开关死区对衬底和地注入噪声,bandgap里面的设计有时候会考虑对地噪声干扰的抵抗
 楼主| 发表于 2022-6-28 08:52:23 | 显示全部楼层


math123 发表于 2022-6-27 17:19
因为在芯片和电路板中地线一般比较宽和纯净,电源噪声对输出的干扰占比大,当然也有考虑地噪声的,例如DCDC ...


谢谢回复,也就是说相对于电源,地比较干净,但是最好都要考虑一下
发表于 2022-6-28 09:24:33 | 显示全部楼层


敬山一休 发表于 2022-6-28 08:52
谢谢回复,也就是说相对于电源,地比较干净,但是最好都要考虑一下


一般的芯片考虑电源噪声就够了,这个是主要影响,LDO spec的PSRR都是只测电源噪声的

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 02:07 , Processed in 0.014671 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表