体电流镜输出电流和体电压关系的讨论

SClearner

论文《Wide Current Range and High Compliance-Voltage Bulk-Driven Current Mirrors: Simple and Cascode》中说如果M2的输出电压上升，输出电流也随之开始上升。此时的体电压上升，栅电压下降，将电流保持在原来的大小。这一点我没看明白，希望有大佬可以帮忙解释一下。
英文原文：Concerning the output transistor M2, if the output voltage (drain of M2) rises, the output current starts to increase. As a result, bulk of M2 (also M1) increases which in turn makes the gate voltage to decrease, the output current then decrease to the original value。

SClearner

有大佬帮忙解答一下吗

nanke

有全文吗？感觉怪怪的，衬底不应该理解为背栅吗，应该属于高阻节点，为什么接运放输入端呢？难道这个运放不是常见的高阻输入？

SClearner

nanke 发表于 2022-6-22 16:40
有全文吗？感觉怪怪的，衬底不应该理解为背栅吗，应该属于高阻节点，为什么接运放输入端呢？难道这个运放不 ...

原文在这里

nanke

wxq0516 发表于 2022-6-25 15:46
原文在这里

没见过这么做的，里面列的两篇bulk control参考文献也没见看到这样用的，感觉电路画法的错误很严重，除非有其它mos效应我没考虑到的。看有没有用过buck control的人回答。不太建议初学者看这种不是太好的期刊，越差的期刊越容易出现表述不清或考虑不周的隐患误导读者。
bulk的相关效应一般就衬偏效应（背栅控制），衬底电阻，衬底pn结，寄生pnp npn，但后面几个是不能用的，没做好电流流到衬底其它地方去了，pn结正偏太多会有击穿的风险，只有esd会利用这个效应短时间内卸放esd电流，pnp和npn容易形成正反馈闩锁。

你如果有相关的工艺可以仿一下论文这个电路，
仿真的前提是工艺是否有把衬底相关的重要的寄生写到模型里

比如从layout上讲，vb端是通过mos管周边的sub contact连出去的，实际会串联一个衬底电阻，衬底电阻大小与sub contact和mos gate之间的距离有关
再就是直接问作者也可以

SClearner

nanke 发表于 2022-6-28 11:29
没见过这么做的，里面列的两篇bulk control参考文献也没见看到这样用的，感觉电路画法的错误很严重，除非 ...

从电路仿真上来看，这个电路确实是可行的，但是我还是理解不了它的原理，我准备发邮件问问作者