全差分运放的压摆率问题

模拟cmos · 发表于 2022-6-16 21:24:49

本人要设计积分器里面运放目前采用理想共模反馈共模负反馈因为输入共模电压低采用这种套筒放大器

尾电流源在下面图

采用的是尾电流共模反馈现在我用这张图仿真增益跟压摆率有70db 50MHZ
但是我仿真压摆率时发现输出嵌死在vdd/2这怎么可能仿真压摆率就想问一下要不要去掉共模反馈直接跑

模拟cmos · 发表于 2022-6-16 21:53:58

有大佬知道不

模拟cmos · 发表于 2022-6-16 22:37:43

为什么嵌死在vdd/2就是我用的理想共模我输入vef为vdd/2然后von vop 嵌在vref上面了

kswlymqq · 发表于 2022-6-19 07:18:58

全差分运放的压摆和共模没关系呀，应该看的是差模分量的压摆过程

模拟cmos · 发表于 2022-6-19 14:51:11

kswlymqq 发表于 2022-6-19 07:18
全差分运放的压摆和共模没关系呀，应该看的是差模分量的压摆过程

对上次我就忘记输出应该是差模量了

kswlymqq · 发表于 2022-6-19 17:48:47

模拟cmos 发表于 2022-6-19 14:51
对上次我就忘记输出应该是差模量了

所以问题解决了吧

，不妨把积分结一下？
另外，套筒运放因为有尾电流管存在且N/P管特性不同，输出共模一般不定在VDD/2。

模拟cmos · 发表于 2022-6-19 21:28:53

kswlymqq 发表于 2022-6-19 17:48
所以问题解决了吧，不妨把积分结一下？
另外，套筒运放因为有尾电流管存在且N/P管特性不同，输出共模 ...

积分我还没搞我还想搞一下开关电容负反馈你说共模点一般不在vdd/2 为什么呢

kswlymqq · 发表于 2022-6-20 10:40:53

模拟cmos 发表于 2022-6-19 21:28
积分我还没搞我还想搞一下开关电容负反馈你说共模点一般不在vdd/2 为什么呢
...

因为套筒运放的输出节点上面有2个PMOS。下面有3个NMOS，如果过驱动电压(Vgs-Vth)一样的话，那么你的输出共模就得设置为VDD/2+(Vgs-Vth)/2，才能够保证上下的电压裕度是一样的。复杂一点说。你还要考虑到p管和n管在近线性区的表现不一样，具体要根据你的MOS管长宽比和仿真的结果来判断。

模拟cmos · 发表于 2022-6-20 17:02:31

kswlymqq 发表于 2022-6-20 10:40
因为套筒运放的输出节点上面有2个PMOS。下面有3个NMOS，如果过驱动电压(Vgs-Vth)一样的话，那么你的输出 ...

对确实有5个管子输出不能嵌在vdd/2

[求助] 全差分运放的压摆率问题