Finite and Algorithmic State Machines、High Level Synthesis of Digital Systems、From Algorithm to Digital System

jinyexing

https://www.synthezza.com/books

Samary Baranov，教授，博士。在电子行业拥有超过三十年的经验。他是圣彼得堡精密机械与光学大学（俄罗斯）、贝尔谢巴大学（以色列）、巴伊兰大学（以色列）和以色列霍隆理工学院（HIT）的前教授。同时，他在以色列的几家高科技公司担任顾问。他的数百名学生，包括80多名拥有硕士学位（MD）和20名拥有博士学位的学生，在加拿大、德国、以色列、俄罗斯和美国为亚马逊、AMD、Apple、谷歌、IBM、英特尔、国家半导体、摩托罗拉、赛灵思等。
2001 年 2 月，他在多伦多创立了北美计算机系统研究所 (NAICS)，这是加拿大第一个提供高级研究生课程“电子硬件设计”的培训中心。从 2001 年到 2004 年，超过 250 名学生（学士、硕士和博士）成功完成了这门课程。现在，他是 Synthezza Corp. 的总裁兼首席执行官。
他开发了数字系统高级综合的设计方法，并创建了支持这种设计方法的 EDA 工具 Synthagate，并实现了数字系统的全自动高级 (HLS) 和寄存器传输级 (RTL) 综合。Synthagate 是第一个真正的第 4 代 HLS 工具，可缩短复杂 SoC 设计的上市时间至少 3 倍。它允许设计人员快速实施、检查和估计许多可能的设计版本；找到设计问题的优化决策；并简化数字系统的验证问题。与 Synopsys、Xilinx、Altera 和 Mentor Graphics 的美国最佳工业工具的结果相比，Synthgate 的逻辑综合将 FSM 和组合电路的电路面积减少了 20% 到 30%。
Baranov 教授着有 15 本英文、法文和俄文书籍，并发表了 80 多篇论文。



From Algorithm to Digital System: HLS and RTL tool Synthagate in Digital System Design
Samary Baranov
从算法到数字系统：数字系统设计中的 HLS 和 RTL 工具 Synthgate

这本书是关于如何使用 Synthgate 工具在高级和寄存器传输级设计复杂的数字系统。具体来说，它通过处理器的设计展示了如何使用 Synthagate 来展示 Synthagate 的潜力。Synthagate 与其他设计工具的主要区别在于设计者不需要使用硬件描述语言。相反，Synthagate 在设计的不同步骤中使用算法状态机 (ASM)。Synthgate 涵盖了从 dsp 到处理单元的大多数数字系统设计。该工具可用于机器人、控制器、处理器、物联网和人工智能系统、视频和语音处理系统、自动化和自动驾驶汽车的数字系统等的设计。

这本书是关于如何使用 Synthgate 工具在高级和寄存器传输级设计复杂的数字系统。具体来说，它通过处理器的设计展示了如何使用 Synthagate 来展示 Synthagate 的潜力。Synthagate 与其他设计工具的主要区别在于设计者不需要使用硬件描述语言。相反，Synthagate 在设计的不同步骤中使用算法状态机 (ASM)。Synthgate 涵盖了从 DSP 到处理单元的大多数数字系统设计。该工具可用于机器人、控制器、处理器、物联网和人工智能系统、视频和语音处理系统、自动化和自动驾驶汽车的数字系统等的设计。最重要的是，不仅经验丰富的硬件设计师，但应用工程师可以使用 Synthgate 设计复杂的数字系统。Synthgate 还可以为大学和学院的学生和教育工作者提供数字系统设计、芯片系统、VLSI 系统设计、嵌入式系统、计算机系统架构等课程。您应该如何开始使用 Synthgate 工具和这本书？首先，您可以在 www.synthezza.com/download-synthagate 上免费下载两个月的 Synthagate 工具。如果您熟悉 FSM 和 ASM，请直接阅读第 2 章。在第 2 章中，我将详细演示带有 Synthagate 的处理器的设计。您可以从基准测试列表 (www.synthezza. com/hsl-and-rtl-benchmarks）并按照第二章中解释的分步设计指南进行操作。当然，您可以从基准测试中获取任何示例并做同样的事情。或者尝试设计具有您熟悉的行为的设备。如果您有任何想法、建议或意见，我们很高兴通过 support@synthezza.com 收到您的来信。



High Level Synthesis of Digital Systems: For Data Path and Control dominated systems
Samary Baranov
数字系统的高级综合：对于数据路径和控制主导的系统

芯片技术的巨大成就使得可以生产出数亿门的芯片。同时，此类电路的设计技术在过去十年中仅略有改进，尤其是在最高系统级别。传统的数字系统设计流程包含使用 verilog 或 Vhdl 代码在寄存器传输级别（以下称为 RTL）手动创建系统描述。缩小未来技术能力与落后的设计人员生产力之间差距的唯一可能性是将设计从当前的 RTL 提升到算法或行为级别，即高级综合 (HLS)。

芯片技术的巨大成就使得可以生产具有数亿门的芯片。同时，此类电路的设计技术在过去十年中仅略有改进，尤其是在最高系统级别。传统的数字系统设计流程包含使用 Verilog 或 VHDL 代码在寄存器传输级别（以下称为 RTL）手动创建系统描述。缩小未来技术能力与落后的设计人员生产力之间差距的唯一可能性是将设计从当前的 RTL 提升到算法或行为级别，即高级综合 (HLS)。为此，有必要解决几个问题：
1.开发用于描述系统的高级模型；
2.基于这些模型开发工具；
3.开发基于这些模型和工具的设计方法。
我的书是关于 HLS 的。然而，本书中介绍的模型和方法与已知的工业和学术仪器中使用的模型和方法根本不同。在本书中，我在高级和 RTL 设计的所有阶段都使用了算法状态机（以下简称 ASM）。当您了解可以从 ASM 开始设计非常复杂的数字系统时，您会感到非常惊讶。
本书中的大多数想法都是在 HLS 工具 Synthagate（Synthezza 的产品）中实现的。我用它来构建本书中的所有示例。Synthagate 是一种用于设计控制和数据路径密集型系统的工具，该系统具有包含大量输入和输出的非常复杂的控制单元。Synthagate 在 RTL 上执行从行为规范到 HDL 描述的数字系统的全自动综合，并允许用户快速实现、检查和估计多个设计版本，为设计问题找到优化的解决方案，自动生成设计文档和简化数字系统验证问题。
HLS和RTL设计的主要步骤：
功能规格。为了设计数字系统的行为描述，设计人员不应定义每个端口或信号。Synthagate 自动创建功能规范。
设计系统的行为描述。以功能性 ASM 和功能规范作为输入，Synthagate 自动在 VHDL 或 System C 中构建整个设计系统的行为（高级）描述。
数据路径设计。在数据路径设计中，Synthagate 使用自动构建的 XML 中的外部规范。
自动生成组件。Synthagate 自动为数据路径的组件生成 VHDL 代码。如果设计人员想使用一些预先设计好的 IP 核，他必须将他们的 RTL 代码放在高级设计之前的特殊文件夹中。
为数据路径生成 VHDL 代码。在数据路径设计的最后一步，Synthagate 自动实例化数据路径中的组件。
控制单元设计。Synthagate 自动创建控制单元的 RTL 代码。
顶级设计。在最后阶段，Synthagate 通过将 Control Unit 和 Data Path 实例化到项目的顶部来自动创建顶层代码。
本书对硬件设计师和硬件工程师、计算机工程和电气工程系的本科生和研究生及其教师很有用。我在主要部分和案例研究部分给出了许多例子。这些示例和许多其他示例的完整设计，您可以从本书的链接中的 Synthezza 网站上找到。
你可以把这本书看成我最近出版的《有限状态机和算法状态机》一书的第二部分。为什么我决定将这两本书作为电子书出版？我希望即使是学生和新手工程师也能负担得起这些书。所以，我决定电子书的成本不会超过 10 美元——大约相当于一个学生在星巴克为他的女朋友买两杯咖啡和一个小糕点的费用。



Finite State Machines and Algorithmic State Machines: Fast and Simple Design of Complex Finite State Machines
Samary Baranov
有限状态机和算法状态机： 复杂有限状态机的快速简单设计
这本书是关于算法状态机（ASM）和有限状态机（FSM）的。它提供了用于设计非常复杂的数字系统控制单元的技术，其大小几乎没有任何限制——即输入、输出和状态的数量。书中描述的模型、方法和算法可应用于广泛的数字系统设计问题，包括复杂控制器、机器人、微处理器、通信设备的设计以及使用 asic 和 FPGA 技术设计数字系统的 CAD 系统。
本书共六章。以下是每章所涵盖主题的简要说明。
第一章涉及描述时序电路的模型，其行为不仅取决于它们当前的输入，而且通常取决于包括过去的输入在内的史前史。在本章的第一部分，作者讨论了主要的自动机模型——Mealy、Moore 及其组合模型以及它们的表示方法——自动机图以及转移和输出表。然后他介绍了 Mealy 和 Moore 模型之间的转换及其最小化。
在第一章中，作者将抽象自动机视为具有一个输入和一个输出的“黑匣子”，它将输入序列转换为输出序列。在第 2 章中，他专注于黑匣子的内部，并研究如何通过硬件组件实现抽象自动机级别描述的行为。作者讨论了结构自动机的工作原理，介绍了自动机结构表，并解释了如何编码输出信号和状态以最小化逻辑电路。本章以不同自动机模型（Mealy、Moore 及其组合模型）的逻辑综合的详细示例结束。
在第 3 章中，作者定义了算法状态机，给出了 ASM 的示例，并描述了如何使用 ASM 呈现顺序过程。然后他讨论了 ASM 的各种表示、ASM 最小化以及将多个 ASM 组合成一个组合 ASM。
第四章是本书的主要章节。它在算法状态机和最终状态机之间架起了一座桥梁。在本章中，作者使用 ASM 来设计 FSM，其大小几乎没有任何约束——即输入、输出和状态的数量。作者考虑了综合 Mealy 和 Moore FSM 的技术及其组合模型，以及这种 FSM 的逻辑综合方法。最后，他提出了分解具有大量输入和输出的 FSM 的方法。
在第五章中，作者集中讨论了逻辑电路的多级最小化，这对于具有大量输入和输出的复杂电路尤为重要。考虑了几种用于获得多于两级的电路结构的简单直接的方法。在本章的最后，他提出了非常简单的算法，用于将任何多级电路转换为具有 NOR 门、NAND 门以及 NOR 和 NAND 门的电路，而无需使用布尔表达式。
通常，数字系统的控制单元是设计中较小但更复杂的部分。这是一个规则电路，门之间的连接相当长。这种连接的延迟通常大于门本身的延迟。解决方案是以具有紧密间隔元素的矩阵形式实现控制单元。本章介绍了几种可能的 FSM 实现技术，以最小化芯片面积。这些技术基于由四个或六个矩阵组成的电路表示、输入变量替换以及用于状态分配和微指令编码的特殊方法。
本书适用于计算机工程、电气工程和计算机科学系的本科生和研究生、他们的教师和硬件设计师和硬件工程师。

student321

kanakna

tu_yjq123

多谢分享。

tom0626

Thank You very much. So good the books are.

zhsh94

谢谢分享

virsim

谢谢分享

freebigfish

这么好的东西，不下就暴殄天物了，虽然我下了还是珍藏吃灰

lhyi

Thanks for the share

icroad

多谢分享

Ralphjh

谢谢分享