在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3008|回复: 10

[原创] 数字设计面试Verilog实例

[复制链接]
发表于 2022-6-12 07:46:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
内容:arbiter,  async fifo, hankshake, clock mux, reset sync, ...

数字设计面试Verilog实例.rar

4.04 KB, 下载次数: 50 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 3 信元资产  [记录]

发表于 2022-6-12 09:46:24 | 显示全部楼层
骗分?
 楼主| 发表于 2022-7-23 10:58:10 | 显示全部楼层


从面试主考来的材料。当然这几个实例有可能不适用高手
发表于 2022-10-15 23:26:07 | 显示全部楼层
It is good. Thanks for the sharing
发表于 2022-10-15 23:57:02 | 显示全部楼层


面试题目有深有浅
发表于 2022-11-6 00:03:48 | 显示全部楼层
It is good. Thanks for the sharing
发表于 2022-11-15 21:47:57 | 显示全部楼层
It is good. Thanks for the sharing
发表于 2022-11-15 21:50:28 | 显示全部楼层
It is good. Thanks for the sharing
发表于 2022-11-15 21:51:23 | 显示全部楼层
謝謝大神分享
发表于 2023-8-27 18:25:30 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:39 , Processed in 0.030367 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表