|
发表于 2022-6-6 14:45:07
|
显示全部楼层
本帖最后由 luminedinburgh 于 2022-6-6 15:22 编辑
我发现多级积分器也有类似的时序考虑,我做了一个仿真,结论是左边先断,因为只要右边还在AZ,左边断开引入的失配电荷能被抑制。
但是这非常依赖于delay的时间以及每一级比较器的开环速度,如果误差没有及时传递到后级,就几乎没有这个作用(不过总会有一些瞬间的feedthrough吧),不知道您右边先断主要的考虑是?不可能仅仅因为S/H电路右边先关只引入与信号无关的失配吧?
1) 每个放大器gmR-OTA模型,Gain=1u*10M=10, Cin=10f, Cout=10f,无offset
2) AZ电容都是1pF,理想switch,Ron=1,上面的开关分别设置10fF的寄生电容模拟沟道电荷,下面无寄生
3) 虚线框额外的OTA是为了保证每一级的电荷注入时看到的阻抗一致。
S1->S2->S3,各延迟1us, 最终VOUT,S123贡献以及总和:
23.8mV + 33.3mV + 117.7mV,总和184.5mV
S3->S2->S1,各延迟1us,最终VOUT,S123贡献以及总和:
11.5V + 1.16V + 117.7mV,总和12.7V
|
|