大神们，CMOS跨导线型环AB类输出级的输出摆幅能够到到1mV的损耗吗？

卢本伟牛逼 · 发表于 2022-5-29 22:26:46

您需要登录才可以下载或查看，没有账号？注册

x

看到一篇硕士论文，里面后仿真结果可以到到1.799V，VDD为1.8V，一般不是说最少要损耗一个Vdsat吗？可以做到1mV这么小吗？谢谢大家

卢本伟牛逼 · 发表于 2022-5-29 23:44:55

是两级运放

卢本伟牛逼 · 发表于 2022-5-29 23:49:48

包括像TI的一款轨到轨输出运算放大器，它的摆幅是比VDD低3mV，这是怎么做到的呀？还是说我这个指标看错了？谢谢大家

icdane · 发表于 2022-5-30 05:50:44

你去研究一下CLASS AB输出级的偏置就明白了。

fxiaohua · 发表于 2022-5-30 08:23:11

因为实际工作中，电路并不一定需要全部管子都在饱和区。
比如你现在是饱和的，仿corner的时候可能就不饱和了。但只要增益达到要求的情况，饱不饱和没那么重要。

大话天神 · 发表于 2022-5-30 08:38:41

输出的上p下n都会到线性区

卢本伟牛逼 · 发表于 2022-5-30 10:03:43

icdane 发表于 2022-5-30 05:50
你去研究一下CLASS AB输出级的偏置就明白了。

大神你好，我看的论文采用的是跨导线性环给ab类输出确定电流的方法，但是我不太能和输出只消耗1mV联系上，您能再指点一二吗？谢谢

卢本伟牛逼 · 发表于 2022-5-30 10:09:18

icdane 发表于 2022-5-30 05:50
你去研究一下CLASS AB输出级的偏置就明白了。

是否是因为ab类可以有一个管子截止，理论上可以满幅

icdane · 发表于 2022-5-30 11:11:42

你去看看这个电路，输出端的P和N都是被偏置的。

卢本伟牛逼 · 发表于 2022-5-30 11:27:37

icdane 发表于 2022-5-30 11:11
https://picture.iczhiku.com/resource/eetop/sHktaOdWjJqpebMv.pdf

你去看看这个电路，输出端的P和N都是 ...

谢谢

[求助] 大神们，CMOS跨导线型环AB类输出级的输出摆幅能够到到1mV的损耗吗？