在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2230|回复: 5

[求助] 大buffer画图需要注意哪些?

[复制链接]
发表于 2022-5-26 18:09:45 | 显示全部楼层 |阅读模式
1资产
如下图,是一个面积非常大的PMOS:20/0.054*200。请问layout有哪些注意事项吗?比如:是否需要每隔几根finger插一条sub ring? image.png


再比如下图,也是total width非常大的NMOS:38/0.9*22,是否需要每隔几根finger,或者每隔多少um,插一条sub ring?
如果面积很大,这样一直画下去,会对器件有哪些影响吗?比如latch up等?
image.png

发表于 2022-5-26 19:57:04 | 显示全部楼层
看工艺节点,或者DRC rule LUP 验证要求。一般是最近30um附近必须要有TAP接触。
发表于 2022-5-27 10:06:33 | 显示全部楼层
上下有sub!
发表于 2022-5-27 10:39:55 | 显示全部楼层
具体工艺具体分析,我遇到过的是大于6根插一段接触,也遇到过因为最大ACT密度限制需要分开管子插入TAP
 楼主| 发表于 2022-5-27 11:53:32 | 显示全部楼层


是的 上下有sub,DRC 是pass的。
但是,看了之前的产品,和一些竞品,都是每隔10~16个finger就插入一条tap的,不知道这个是不有什么特殊考量
发表于 2022-5-27 17:55:22 | 显示全部楼层
增加衬底接触,减少肼电阻,减少latch up 风险。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 17:30 , Processed in 0.020827 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表