calibre验证，LVS正确，但ERC错误

温柔一些

大家好，我想请教一个问题。
我在LVS Options--Supply中，添加了我的电源VDDA和地GNDA，在版图中也打了label，设计规则文件定义的为：
LVS GROUND NAME "VSS" "SAVSS?" "?gnd?" "?GND?" "?VSS?" "?vss?"
LVS POWER  NAME "VDD" "SAVDD?" "?VDD?" "?VCC?" "?vcc?" "?vdd?"

但是最后的结果中，lvs检查通过，而ERC检查不通过，错误是：
nodes without a path to both power and ground

如下图：

版图中打了label，和原理图一样且都是大写；用的是smic13mmrf工艺库

错误的区域高亮后，显示两个NMOS级联器件的漏极和源极连接点，但这个点就是什么也不接;
然后就是最外圈的N阱，但是我通过过孔和电源也连在了一起；
DRC、LVS、XRC、后仿真，都能做且一切正常。

farry

这个是电路的某些节点net没有通往电源或地的路径，一般都是电路设计的原因，比如会有一些floating net等等。这个需要跟designer确认一下电路电路是否OK，让他们决定waive就可以了。

551131519

解决了@我以下，我也遇到同样的问题，谢谢了

gybak

这个一般是直接gate的信号会报这个错， 意思是没有任何到ground或者power的通路， 通过S/D连接算作通路，通过gate连接则不算，一般这种问题跟design 沟通一下就好了，看design设计有没有问题