基准输出电压的工艺偏差问题

white_w

想问问你大家，对于电流模的基准，输出电压在五个工艺角下一般偏差在多少是合理范围呀，偏差5%或1%还是更小呢

夜冷了

首先：你需要算这个EA 的Vos 会被放大到多少倍，其次看看pmos 电流镜的mismatch；一般2%~5%左右。这个也可以计算的。

white_w

夜冷了 发表于 2022-5-23 08:40
首先：你需要算这个EA 的Vos 会被放大到多少倍，其次看看pmos 电流镜的mismatch；一般2%~5%左右。这个也可 ...

Vos被放大，这应该就得看运放的增益了吧，对于电流镜copy的失配，这个问题感觉没法办做到100%一致；另外计算工艺偏差该怎么计算呀，现在是做到1.2%的工艺偏差，再尝试能不能再小一点

夜冷了

white_w 发表于 2022-5-23 16:02
Vos被放大，这应该就得看运放的增益了吧，对于电流镜copy的失配，这个问题感觉没法办做到100%一致；另外 ...

这个1.2%你是怎么算的？电流模应该不涉及运放Vos 被放大；
但是IPTAT会受到Vos的影响，假设你BJT是1:8，VT*LN(8) = 52mV;  Vos = 0.5mV；6sigma 影响就是6*0.5mV/52mV =6%；
一般电流镜的失配：可以按照avth/sqrt(w/l)来计算vth失配，再根据gm*σ(vth) 计算电流镜mismatch，范围要算6sigma；
BJT 也会有失配，但是比较小，可以忽略不计；
另外，记得加cascode，不然线性调整率不好；
电阻也会有mismatch；
假设你不往BJT 并联电阻，做1.25V 电压，1.25*1.2% = 15mV；一般SS/FF 之间应该就差10mV 吧，PVT+MC 收3%以内还是比较困难的
如果你往BJT 并联电阻，做低压结构，好像也做不到1.2% 吧。

white_w

夜冷了 发表于 2022-5-26 22:38
这个1.2%你是怎么算的？电流模应该不涉及运放Vos 被放大；
但是IPTAT会受到Vos的影响，假设你BJT是1:8，V ...

我的1.2%是直接在一个电压下跑工艺角，然后看工艺角下输出电压的最大值和最小值只差再除以输出电压，算出来就是1.2%，输出电压2.5V，那么偏差差不多30mv左右，这样算是不是可以的