maxin文档提到的jitter和phasenoise的换算是不是有些粗糙？

围攻坦克

我不是说小量调制的近似，我的意思是，如果相位抖动不是平稳过程，而是循环平稳过程，并且在过零点处为0，那么jitter为0，但相位噪声不为0.或者更通俗一点说，一个上下边沿不对称的clk，它的rise edge jitter肯定和fall edge jitter不相等，这两个不相等的值不可能是同一个phasenoise推导出来的，那么是哪里出的问题呢？

围攻坦克

顶起来

围攻坦克

顶起来

南城花已开

可以分享一下你说的文档吗？谢谢

JoyShockley

应该是取决于phase noise是如何计算出来的：

1. 如果是在VCO/DCO或者参考时钟REF的PSS/PNOISE仿真里面，它应该考虑了噪声对整个周期的影响，即相位噪声同时考虑上升沿和下降沿。
此时，用PN 算出来的jitter，综合考虑上升沿jitter和下降沿jitter。可以从ISF计算PN公式来看，它是考虑了整个周期，噪声的影响。

2. 如果PN，使用过零点的PSD 来算，那么上升沿可以算出一个PN，下降沿可以算出一个PN，两种PN分别对应上升沿，下降沿jitter。这两个PN大多数情况是一样的。

实际应用的时候，只需要保证用于鉴相的沿干净就行了。

围攻坦克

JoyShockley 发表于 2022-5-30 19:53
应该是取决于phase noise是如何计算出来的：

1. 如果是在VCO/DCO或者参考时钟REF的PSS/PNOISE仿真里面，它 ...

感谢解答。我查阅了Ken Kundert关于spectreRF如何进行PLL相位噪声计算的文档。我发现他提及如果我们关心的是过零点的jitter，那么就应该用sampled jitter的方式仿真，如果我们关心的是一个振荡器的相位噪声，那就应该用timeaverage仿真。事实上对于数字电路这两种仿真出来的结果是差不多的，但是sampled jitter仿真rising 和falling edge确实有细微差别。
我仔细研究了一下hajimiri和ken论文中关于jitter和相位噪声计算方法的不同，发现在specrtreRF的pnoise仿真工具中timeaverage和sampled jitter这两种仿真方法在数学上是完全不同的。timeaverage采用的是hajimiri在论文中提到的，先求解状态方程，在状态空间中求解极限环，然后根据每个储能元件分别求解冲击敏感函数（ISF），然后用噪声源在状态空间中的向量和ISF做内积，然后积分得到，是真正“时间平均”的。而sampled jitter的仿真方法是KEN的文档中提到的，在每个过零点采样，然后将电压噪声除以slew rate再等效回“相位噪声”。如果我的理解没错，这两种仿真本质上就是不同的，数学上不可能严格相等。

另一方面，为什么两种仿真结果对一般的driven电路和振荡器结果非常接近。我的理解是“巧合”，我大概推导了一下振荡器的近似ISF,发现，非常巧合地，在过零点出注入的噪声需要除slewrate，而ISF在此时有恰好近似与ISF呈正比，因此最后可以推导出来timeaverage和sampled jitter的计算结果是差不多的。当然数学上的巧合可能存在内在联系，我没有深入研究。

我的最终疑问是，对于循环平稳的噪声源（几乎所有电路的噪声源都是循环平稳的），我们如果关心一个振荡器或者driven电路的jitter（过零点的时间偏差），是不是总是应该用sampled jitter的仿真方法，而彻底放弃timeaverage的仿真方法？

我查阅的关于sampled jitter仿真方法的文章是《Modeling and Simulation of Jitter in Phase-Locked Loops》作者Ken Kundert，在第16页，作者提到，如果用timeaverage的方法仿真一个时钟电路，需要在输出端增加一个limiter，我感觉这就说明timeaverage仿真对于数字逻辑电路在数学上是不精确的。另外还有一篇是《Predicting the Phase Noise and Jitter of  PLL-Based Frequency Synthesizers》作者Ken Kundert，这一篇的第19和20页提到了samled jitter仿真方法的算法原理，可供参考。

围攻坦克

南城花已开 发表于 2022-5-30 15:59
可以分享一下你说的文档吗？谢谢

https://www.maximintegrated.com/ ... p-notes/3/3359.html