Bandgap中运放的增益问题

boboboba · 发表于 2022-5-17 16:30:50

您需要登录才可以下载或查看，没有账号？注册

x

求大神指导：小弟设计的电路，仿真来看dc仿真下，管子的工作点是饱和区，目前stb仿真来看增益过小，求助如何增大增益，因为电流有要求，最大在500n左右，两种运放的结构都试了，增益比较小，电源电压在4V左右，

boboboba · 发表于 2022-5-17 16:52:21

求助求助

hehuachangkai · 发表于 2022-5-17 17:05:22

把你iprobe串在运放输出到两个PMOS之前的那根线上仿

boboboba · 发表于 2022-5-17 17:08:57

hehuachangkai 发表于 2022-5-17 17:05
把你iprobe串在运放输出到两个PMOS之前的那根线上仿

求助： candence中stb仿真不是应该在负反馈的点么为啥在运放的输出端

hehuachangkai · 发表于 2022-5-17 17:11:17

boboboba 发表于 2022-5-17 17:08
求助： candence中stb仿真不是应该在负反馈的点么为啥在运放的输出端

谁说的？这个环境有两个环路，正反馈环路和负反馈环路，看总的环路特性，必须放在同时包含这两个环路的地方

boboboba · 发表于 2022-5-17 17:19:49

hehuachangkai 发表于 2022-5-17 17:11
谁说的？这个环境有两个环路，正反馈环路和负反馈环路，看总的环路特性，必须放在同时包含这两个环路的地 ...

受教了

huanghui220 · 发表于 2022-5-17 18:03:18

你这个电路是一个运放加带隙电路，所以你要仿真运放的话就仿真运放就好了，不用加后面的电路

spartan313 · 发表于 2022-5-17 19:27:04

你的folded amp 的nmos current 上在加一组cascode nmos管，gain肯定大

[求助] Bandgap中运放的增益问题