马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
ISSCC2021 Short Course演讲部分视频合集（锁相环PLL，时钟clock和时钟分布）
资料链接：
ISSCC 2021 Short Course: PLLs, Clocking, and Clock Distribution
SC1: Introduction to PLLs: Phase Noise, Modeling, and Key Wireless Design Considerations
SC2: PLL Architectures, Tradeoffs, and Key Application Considerations
SC3: Clocking, Clock Distribution, and Clock Management in Wireline/Wireless Subsystems
SC4: Processor Clock Generation, Distribution, and Clock Sensor/Management Loops
介绍
高性能锁相环是非常广泛的应用程序的关键支持元素。无线应用要求低噪声、频率灵活性和支持先进的电源管理。电缆应用要求在非常高的工作频率下具有特殊的噪声性能。数据转换器也需要非常高性能的时钟来实现性能目标。处理器和soc要求灵活、高响应的时钟子系统。一旦时钟生成，将其分配到目标子块而不损失锁相环设计者努力实现的性能的挑战仍然存在。因此，这门短期课程将涵盖频率合成以及时钟分布和管理的主题。
第一个演示将描述PLL架构和建模的基础和无线应用程序的关键设计考虑因素。
第二个演示将介绍一系列的架构选择，包括数字和混合锁相环基础，以及聚焦于关键应用考虑的设计示例。
第三个演示将描述在有线和无线通信实例中实现时钟子系统的方法。
最后，第四场演讲将探讨用于大规模处理器或专用集成电路设计的时钟分布和管理技术。
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2022-5-1 20:07:11
