在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1798|回复: 4

[求助] 关于chip top的LVS问题

[复制链接]
发表于 2022-4-28 13:57:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
情况是这样的的,我们的chip top是包括一些core、PHY IO和analog top的,最后总的GDS是由这几部分merge到一起的,网表是include分别的网表在一起的。在进行chip top的LVS验证的时候,如果我们把analog top 模块BOX掉,chip top的LVS就能通过,一旦不把analog top BOX掉,就会有LVS错误(analog top单独跑LVS也是没有问题的),不知道什么原因,请大佬指教。
发表于 2022-4-28 15:14:31 | 显示全部楼层
电源地 global了? port顺序调好了?不同地隔离了?分别调用数字库?
 楼主| 发表于 2022-4-28 16:32:46 | 显示全部楼层


fengrlove 发表于 2022-4-28 15:14
电源地 global了? port顺序调好了?不同地隔离了?分别调用数字库?


多谢大神,我是个新手,还想请教1.为啥要调port顺序呢,是调哪里的port的顺序呢

2.分别调用数字库是什么意思呢,按理说我们merge后的GDS最后用的是相同的数字库才对
烦请请指教~~
发表于 2022-4-28 16:43:03 | 显示全部楼层
1、你产生的netlist是connect by name吗?如果不是的话,你top netlist调用的数字blk的port顺序要和单独的数字blk netlist的port顺序一致。
2、如果只有一套数字库的话,可以忽略这个问题。
3、是否允许gate swap?
发表于 2022-4-29 10:13:00 | 显示全部楼层
我觉得是你的网表里数字端口与模拟端口对应不上导致的,就是你模拟cdl与数字cdl是ok的,merge在一起的时候,模拟是要调用数字的cdl
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:18 , Processed in 0.016126 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表