在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1824|回复: 1

[求助] closed-loop-amplifier offset cancellation仿真问题

[复制链接]
发表于 2022-4-28 09:35:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
失调消除原理和仿真电路如下:
image.png ~(]J}R3LVYTXQ8FGF7HI.png 我的理解是:开关S1,S2闭合,进入失调电压采样阶段;失调电压采样结束后,电容应当没有通路,其上电压维持,那么A点电压的跃变会使得B点跟随,在运放正负输入形成信号差,从而运放被放大
仿真结果:
8}{1WJ)2WHQ}VL6A94})G)6.png
本人愚见:由于运放输入电容存在到地通路,失调存储电容(400fF)与输入电容(180fF)的分压导致这种结果。
image.png
失调电压采样结束后,运放不再是单位增益接法,但B点电压不随A变化,从而导致输入信号未被放大,这是什么原因呢?仿真电路是否有问题,为何无法实现信号放大?该如何实现采样失调后,正常放大信号?待大神指点迷津,助小弟脱离苦海




image.png
image.png
 楼主| 发表于 2022-4-28 19:59:11 | 显示全部楼层
求助,顶一个!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:18 , Processed in 0.017364 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表